//PF8250 - OTP Editor
//file generated on  6 13 16:17:14 2025
//Device Type : PF8250-B
//OTP ID : DZ
//Part Marking : MC33PF8250DZTS
//Customer : Tamsong Technology

SET_DPIN:PF8250:PWRON:low
SET_DPIN:PF8250:WDI:low
SET_DPIN:PF8250:TBBEN:high
SET_DPIN:PF8250:USBEN:high
SET_DPIN:PF8250:BSTEN:high
SET_DPIN:PF8250:VDDOTPEN:high
SET_REG:PF8250:TEST_MODE:PASSCODE:0xAA
SET_REG:PF8250:TEST_MODE:PASSCODE:0x55
SET_REG:PF8250:OTP_Controller:FADDR_START:0x0E
SET_REG:PF8250:OTP_Controller:FADDR_STOP:0x00
SET_REG:PF8250:OTP_Controller:FDATA:0x82
SET_REG:PF8250:OTP_Controller:FCMD:0xA9

//MAIN_OTP
SET_REG:PF8250:OTP_MIRROR:OTP_FSOB_SELECT:0x07
SET_REG:PF8250:OTP_MIRROR:OTP_I2C:0x00
SET_REG:PF8250:OTP_MIRROR:OTP_CTRL1:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_CTRL2:0x05
SET_REG:PF8250:OTP_MIRROR:OTP_CTRL3:0x02
SET_REG:PF8250:OTP_MIRROR:OTP_FREQ_CTRL:0x00
SET_REG:PF8250:OTP_MIRROR:OTP_COINCELL_CTRL:0x0b
SET_REG:PF8250:OTP_MIRROR:OTP_PWRON:0x00
SET_REG:PF8250:OTP_MIRROR:OTP_WD_CONFIG:0x20
SET_REG:PF8250:OTP_MIRROR:OTP_WD_EXPIRE:0x05
SET_REG:PF8250:OTP_MIRROR:OTP_WD_COUNTER:0x65
SET_REG:PF8250:OTP_MIRROR:OTP_FAULT_COUNTER:0xff
SET_REG:PF8250:OTP_MIRROR:OTP_FAULT_TIMERS:0x5f
SET_REG:PF8250:OTP_MIRROR:OTP_PWRDN_DLY1:0x54
SET_REG:PF8250:OTP_MIRROR:OTP_PWRDN_DLY2:0x02
SET_REG:PF8250:OTP_MIRROR:OTP_PWRUP_CTRL:0x02
SET_REG:PF8250:OTP_MIRROR:OTP_RESETBMCU_PWRUP:0x06
SET_REG:PF8250:OTP_MIRROR:OTP_PGOOD_PWRUP:0x06
SET_REG:PF8250:OTP_MIRROR:OTP_SW1_VOLT:0x64
SET_REG:PF8250:OTP_MIRROR:OTP_SW1_PWRUP:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_SW1_CONFIG1:0x07
SET_REG:PF8250:OTP_MIRROR:OTP_SW1_CONFIG2:0x3e
SET_REG:PF8250:OTP_MIRROR:OTP_SW2_VOLT:0x64
SET_REG:PF8250:OTP_MIRROR:OTP_SW2_PWRUP:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_SW2_CONFIG1:0x07
SET_REG:PF8250:OTP_MIRROR:OTP_SW2_CONFIG2:0x26
SET_REG:PF8250:OTP_MIRROR:OTP_SW3_VOLT:0x64
SET_REG:PF8250:OTP_MIRROR:OTP_SW3_PWRUP:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_SW3_CONFIG1:0x07
SET_REG:PF8250:OTP_MIRROR:OTP_SW3_CONFIG2:0x3e
SET_REG:PF8250:OTP_MIRROR:OTP_SW4_VOLT:0x64
SET_REG:PF8250:OTP_MIRROR:OTP_SW4_PWRUP:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_SW4_CONFIG1:0x07
SET_REG:PF8250:OTP_MIRROR:OTP_SW4_CONFIG2:0x26
SET_REG:PF8250:OTP_MIRROR:OTP_SW5_VOLT:0x98
SET_REG:PF8250:OTP_MIRROR:OTP_SW5_PWRUP:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_SW5_CONFIG1:0x13
SET_REG:PF8250:OTP_MIRROR:OTP_SW5_CONFIG2:0x06
SET_REG:PF8250:OTP_MIRROR:OTP_SW6_VOLT:0xb1
SET_REG:PF8250:OTP_MIRROR:OTP_SW6_PWRUP:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_SW6_CONFIG1:0x10
SET_REG:PF8250:OTP_MIRROR:OTP_SW6_CONFIG2:0x0e
SET_REG:PF8250:OTP_MIRROR:OTP_SW7_VOLT:0x15
SET_REG:PF8250:OTP_MIRROR:OTP_SW7_PWRUP:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_SW7_CONFIG1:0x10
SET_REG:PF8250:OTP_MIRROR:OTP_SW7_CONFIG2:0x2a
SET_REG:PF8250:OTP_MIRROR:OTP_LDO1_VOLT:0x0b
SET_REG:PF8250:OTP_MIRROR:OTP_LDO1_PWRUP:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_LDO1_CONFIG:0x04
SET_REG:PF8250:OTP_MIRROR:OTP_LDO2_VOLT:0x02
SET_REG:PF8250:OTP_MIRROR:OTP_LDO2_PWRUP:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_LDO2_CONFIG:0x24
SET_REG:PF8250:OTP_MIRROR:OTP_LDO3_VOLT:0x0b
SET_REG:PF8250:OTP_MIRROR:OTP_LDO3_PWRUP:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_LDO3_CONFIG:0x06
SET_REG:PF8250:OTP_MIRROR:OTP_LDO4_VOLT:0x05
SET_REG:PF8250:OTP_MIRROR:OTP_LDO4_PWRUP:0x05
SET_REG:PF8250:OTP_MIRROR:OTP_LDO4_CONFIG:0x04
SET_REG:PF8250:OTP_MIRROR:OTP_VSNVS_CONFIG:0x02
SET_REG:PF8250:OTP_MIRROR:OTP_OV_BYPASS1:0x7f
SET_REG:PF8250:OTP_MIRROR:OTP_OV_BYPASS2:0x0f
SET_REG:PF8250:OTP_MIRROR:OTP_UV_BYPASS1:0x7f
SET_REG:PF8250:OTP_MIRROR:OTP_UV_BYPASS2:0x0f
SET_REG:PF8250:OTP_MIRROR:OTP_ILIM_BYPASS1:0x7f
SET_REG:PF8250:OTP_MIRROR:OTP_ILIM_BYPASS2:0x0f
SET_REG:PF8250:OTP_MIRROR:OTP_PROG_IDH:0x03
SET_REG:PF8250:OTP_MIRROR:OTP_PROG_IDL:0x21
SET_REG:PF8250:OTP_MIRROR:OTP_DEBUG1:0x01
SET_REG:PF8250:OTP_MIRROR:OTP_SW_COMP1:0x00
SET_REG:PF8250:OTP_MIRROR:OTP_SW_COMP2:0x00
SET_REG:PF8250:OTP_MIRROR:OTP_SW_COMP3:0x00

//---------Configure Controller----------
SET_REG:PF8250:OTP_Misc:PULSE_DUR_1:0x9A
SET_REG:PF8250:OTP_Misc:PULSE_DUR_2:0x0C
SET_REG:PF8250:OTP_Misc:OTP_TESTMODES0:0x20
SET_REG:PF8250:OTP_Misc:FADDR_LSB:0x00
SET_REG:PF8250:OTP_Misc:MR_TEST_H:0x00
SET_REG:PF8250:OTP_Misc:MR_TEST_L:0x02
SET_REG:PF8250:OTP_Misc:MREF_TEST_H:0x00
SET_REG:PF8250:OTP_Misc:MREF_TEST_L:0x00
SET_REG:PF8250:OTP_Misc:MAX_PGM_TRIES:0x8
//---------MREF_Read_1_MSB----------
SET_REG:PF8250:OTP_Misc:FADDR_START:0x00
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x00
SET_REG:PF8250:OTP_Misc:FDATA:0xE4
SET_REG:PF8250:OTP_Misc:FCMD:0xA9
//---------MREF_Read_2_MSB----------
SET_REG:PF8250:OTP_Misc:FADDR_START:0x02
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x00
SET_REG:PF8250:OTP_Misc:FDATA:0xE4
SET_REG:PF8250:OTP_Misc:FCMD:0xA9
DELAY:100
SET_REG:PF8250:OTP_Misc:FADDR_START:0x8
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x00
SET_REG:PF8250:OTP_Misc:FDATA:0x1
SET_REG:PF8250:OTP_Misc:FCMD:0xA9
DELAY:100
//---------SET CRC Values----------
SET_REG:PF8250:OTP_Misc:FCMD:0xA5
SET_REG:PF8250:OTP_Misc:FCMD:0xA4
DELAY:100
//---------Program OTP----------
SET_REG:PF8250:OTP_Misc:FADDR_START:0x04
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x67
SET_REG:PF8250:OTP_Misc:FCMD:0x96
DELAY:200
//---------BE----------
SET_REG:PF8250:OTP_Misc:FADDR_START:0x00
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x0
SET_REG:PF8250:OTP_Misc:FCMD:0xA2
//---------WP----------
SET_REG:PF8250:OTP_Misc:FADDR_START:0x01
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0x0
SET_REG:PF8250:OTP_Misc:FCMD:0xA2
DELAY:100
SET_REG:PF8250:OTP_Misc:FADDR_START:0x00
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0xFF
SET_REG:PF8250:OTP_Misc:FDATA:0x5A
SET_REG:PF8250:OTP_Misc:FCMD:0x87
SET_REG:PF8250:OTP_Misc:FADDR_START:0x1
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0xFF
SET_REG:PF8250:OTP_Misc:FDATA:0xA5
SET_REG:PF8250:OTP_Misc:FCMD:0x87
SET_REG:PF8250:OTP_Misc:FADDR_START:0x2
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0xFF
SET_REG:PF8250:OTP_Misc:FDATA:0x5C
SET_REG:PF8250:OTP_Misc:FCMD:0x87
DELAY:100
SET_REG:PF8250:OTP_Misc:FADDR_START:0x3
SET_REG:PF8250:OTP_Misc:FADDR_STOP:0xFF
SET_REG:PF8250:OTP_Misc:FDATA:0x8A
SET_REG:PF8250:OTP_Misc:FCMD:0x87
DELAY:100
SET_DPIN:PF8250:USBEN:low
SET_DPIN:PF8250:BSTEN:low
SET_DPIN:PF8250:VDDOTPEN:low
SET_DPIN:PF8250:PWRON:high
SET_DPIN:PF8250:PWRON:low


//Rev,A