



PCA9629

Fm+ I²C-bus stepper motor controller

Rev. 1 – 2012 年 2 月 29 日

製品データシート

この日本語訳資料は、参考資料としてご提供しております。英語版のオリジナル資料は頻繁に更新されます。最終的なご確認は最新の英語版データシートをご参照ください。

1. はじめに

PCA9629 は I²C バス制御低電力 CMOS デバイスで、4 相ステッピングモータを動かすのに必要なすべてのロジックとコントロールを提供します。PCA9629 はモータコイルの運転に外部の高電流ドライバと共に使用することを前提としています。PCA9629 は 1 相（ウェーブドライブ）、2 相、ハーフステップの 3 つのステッピングモータドライブ形式をサポートします。また、入力として使用する場合は 4 つの GPIO（General Purpose Input/Output：汎用入出力）によって光学インタラプタモジュールからのロジックレベル出力を感知し、INT ピンでアクティブ LOW 割り込み信号を生成します。この機能は、モータシャフトのホームポジションの検出やステップパルスの参照に役立ちます。割り込みがあった場合、PCA9629 は自動的にモータを停止するか回転方向を逆転するようにプログラムできます。

出力波形パルスは、コントロールレジスタによってプログラムできます。コントロールレジスタは I²C バスを通じてプログラムします。PCA9629 に組み込まれている機能によって、ステッピングモータを非常に柔軟に制御できるとともに、バスマスタ / マイクロの負荷を軽減し、I²C バスのトラフィックを大幅に削減できます。柔軟な制御機能にはステップサイズ、単一コマンドごとのステップ数、フル回転数、回転方向などの制御機能に加え、起動時のランプアップ機能と停止時のランプダウン機能も含まれています。

PCA9629 は 16-pin TSSOP パッケージで提供され、-40 °C ~ +85 °C の工業周囲温度範囲で動作します。

2. 特徴およびメリット

- CPU のオフロードのための外部高電流ドライバで使用する 4 つの出力と共にモータコイルドライブフェイズシーケンスシグナルを生成
- モータコイルの運転に必要な外部高電流ドライバへの接続のための 25 mA のシンキングまたは 25 mA のソーシングが可能な 4 つのバランス プッシュプルタイプ出力
 - ◆ 最大 1000 pF ロード、100 ns 立上がり / 立下り時間
- 外部コンポーネント不要の内蔵オシレータ
- ステッピングモータドライブ・コントロールロジック
- 1 相（ウェーブドライブ）、2 相、ハーフステップドライブ形式ロジックレベル出力
- プログラミング可能ステップレート：344.8 kpps ~ 0.3 pps（精度 ±2 %）
- プログラミング可能なランプアップ（起動時）とランプダウン（停止時）
- プログラミング可能なステップと回転コントロール
- センサー対応ドライブコントロール I/O ピンからの割り込みにリンク
- モータシャフトの方向制御
- モータシャフトの状態を選択可能 – アクティブホールド、パワーオフ、またはリリース
- 4 つの汎用 I/O



- ◆ 光学インタラプタ・フォトランジスタ回路からのロジックレベルの出力を検出するように設定
- ◆ ドライブ（ソース/シンク）LED または他の負荷（最大 25 mA）への出力として設定
- ◆ プログラミング可能な割り込みマスクコントロール（入力ピン用）
- 4.5 V ~ 5.5 V で動作
- 1 MHz Fast-mode Plus (Fm+) I²C バスシリアルインターフェース、高容量バス用の SDA 出力で 30 mA の高ドライブ能力
- I²C バス Standard-mode (100 kHz) および Fast-mode (400 kHz) の速度に対応
- ActiveLOW、オープンドレイン割り込み出力。
- Active LOW リセット ($\overline{\text{RESET}}$) 入力ピンがデバイスをパワーアップデフォルト状態にリセット – バススタック状態からの回復に利用可能
- プログラミング可能なウォッチドッグタイマー
- すべてのコールアドレスで、同じパラメータを使用して同時に複数のデバイスのプログラミングが可能
- プログラミング可能な 16 のスレーブアドレス（2つのアドレスピンを使用）
- -40 °C ~ +85 °C で動作
- ESD 保護性能 – 2000V HBM 以上 (JESD22-A114)、1000 V CDM 以上 (JESD22C101)
- JEDEC 標準 JESD78 のラッチアップ試験済み – 100mA 超
- パッケージ : TSSOP16

3. アプリケーション

- アミューズメント製品
- ゲーム機およびスロットマシン
- 家電、玩具
- 産業オートメーション
- 空調 (HVAC) およびビル内環境管理システム
- ロボット工学

4. オーダー関連情報

表 1. オーダー関連情報


タイプ	パッケージ		
	名称	説明	バージョン
PCA9629PW	TSSOP16	プラスチック薄型シュリンクスモールアウトライン パッケージ、16 リード、ボディ幅 4.4mm	SOT403-1

4.1 オーダーオプション情報

表 2. オーダーオプション情報


タイプ	上部マーク	動作温度範囲
PCA9629PW	PCA9629	T _{amb} = -40 °C ~ +85 °C

5. ブロック図



6. ピンニング情報

6.1 ピンニング



6.2 ピンの説明

表 3. ピンの説明

シンボル	ピン	タイプ	説明
P0	1	I/O	入出力 0 (出力は 25 mA プッシュプル)
P1	2	I/O	入出力 1 (出力は 25 mA プッシュプル)
P2	3	I/O	入出力 2 (出力は 25 mA プッシュプル)
P3	4	I/O	入出力 3 (出力は 25 mA プッシュプル)
AD0	5	I	アドレス入力 0
AD1	6	I	アドレス入力 1
RESET	7	I	Active LOW リセット入力 (1 μs フィルタ)
V _{SS}	8	グラウンド	電源グラウンド
OUT3	9	O	25 mA プッシュプル出力 3 のコントロール
OUT2	10	O	25 mA プッシュプル出力 2 のコントロール
OUT1	11	O	25 mA プッシュプル出力 1 のコントロール
OUT0	12	O	25 mA プッシュプル出力 0 のコントロール
INT	13	O	Active LOW 割り込み出力、オープンドレイン
SCL	14	I	シリアルクロックライン
SDA	15	I/O	シリアルデータライン、オープンドレイン (最大許容シンク電流 30 mA)
V _{DD}	16	電源	電源電圧

7. 機能説明

1章「PCA9629 ブロック図」を参照してください。

7.1 デバイスアドレス

START条件に続き、バスマスタはターゲットのスレーブアドレスおよび読みまたは書き込みオペレーションを送信しなければなりません。下図（図3）はPCA9629のスレーブアドレスです。スレーブアドレスピンAD1およびAD0は16のスレーブアドレスのいずれか1つを選択します。電力をセーブするため、AD1とAD0に内部プルアップ抵抗は組み込まれていません。表4は16すべてのスレーブアドレスです（AD0とAD1をV_{DD}、V_{SS}、SCL、SDAのいずれかに接続）。




図 3. PCA9629 デバイスアドレス

最初のバイトの最終ビットはPCA9629との間の読みまたは書き込みを定義します。logic 1に設定すると読みしが、logic 0に設定すると書き込みが設定されます。

表 4. PCA9629 アドレスマップ

AD1	AD0	デバイスファミリ ハイオーダー アドレスビット			アドレスの変数部				アドレス
		A6	A5	A4	A3	A2	A1	A0	
V _{SS}	V _{SS}	0	1	0	0	0	0	0	40h
V _{SS}	V _{DD}	0	1	0	0	0	0	1	42h
V _{DD}	V _{SS}	0	1	0	0	0	1	0	44h
V _{DD}	V _{DD}	0	1	0	0	0	1	1	46h
V _{SS}	SCL	0	1	0	0	1	0	0	48h
V _{SS}	SDA	0	1	0	0	1	0	1	4Ah
V _{DD}	SCL	0	1	0	0	1	1	0	4Ch
V _{DD}	SDA	0	1	0	0	1	1	1	4Eh
SCL	V _{SS}	0	1	0	1	0	0	0	50h
SDA	V _{SS}	0	1	0	1	0	0	1	52h
SCL	V _{DD}	0	1	0	1	0	1	0	54h
SDA	V _{DD}	0	1	0	1	0	1	1	56h
SCL	SCL	0	1	0	1	1	0	0	58h
SCL	SDA	0	1	0	1	1	0	1	5Ah
SDA	SCL	0	1	0	1	1	1	0	5Ch
SDA	SDA	0	1	0	1	1	1	1	5Eh

7.2 コマンドレジスタ

スレーブアドレスと書込みビットが正常にアクノリッジされると、バスマスタは PCA9629 にバイトを送信します。このバイトはコントロールレジスタに格納されます。




図 4. コマンドレジスタ

パワーアップ時、コマンドレジスタのデフォルトは「80h」で、AI（自動増分）ビットは「1」、最下位の 7 ビットは「0」に設定されます。最下位の 6 ビットは、アクセスするレジスタを決定するポインタとして使用されます。最下位 6 ビットが 39 の許容値（表 5. 「レジスタ概要」）のコマンドレジスタコードのみが確認されます。予約済または未定義のコマンドコードは確認されません。

コマンドレジスタの最上位ビットは自動増分（Auto-Increment）用のビットです。自動増分フラグが設定されている場合、コントロールレジスタの 6 つの下位ビットは読み出しや書込みの後に自動的に増分されます。これによってレジスタをシーケンシャルにプログラミングできます。これらのビットのコンテンツは最後のレジスタ（アドレス = 26h）へのアクセス後に「00 0000」へロールオーバーします。自動増分フラグの影響を受けるのは最下位 6 ビットのみです。未使用ビットはゼロに設定する必要があります。

7.3 レジスタの定義

表 5. レジスタ概要

レジスタ番号	D5	D4	D3	D2	D1	D0	名称	タイプ	機能
00h	0	0	0	0	0	0	MODE	読み出し/書込み	モードレジスタ
01h	0	0	0	0	0	1	SUBADR1	読み出し/書込み	I ² C バスサブアドレス 1
02h	0	0	0	0	1	0	SUBADR2	読み出し/書込み	I ² C バスサブアドレス 2
03h	0	0	0	0	1	1	SUBADR3	読み出し/書込み	I ² C バスサブアドレス 3
04h	0	0	0	1	0	0	ALLCALLADR	読み出し/書込み	All Call I ² C バスアドレス
05h	0	0	0	1	0	1	WDTOI	読み出し/書込み	ウォッチドッグタイムアウト間隔レジスタ
06h	0	0	0	1	1	0	WDCNTL	読み出し/書込み	ウォッチドッグコントロールレジスタ
07h	0	0	0	1	1	1	IP	読み出し専用	入力ポートレジスタ
08h	0	0	1	0	0	0	INTSTAT	読み出し専用	割り込みステータスレジスタ
09h	0	0	1	0	0	1	OP	読み出し/書込み	出力ポートレジスタ
0Ah	0	0	1	0	1	0	IOC	読み出し/書込み	I/O 設定レジスタ
0Bh	0	0	1	0	1	1	MSK	読み出し/書込み	マスク割り込みレジスタ
0Ch	0	0	1	1	0	0	CLRINT	書込み専用	割り込みクリア
0Dh	0	0	1	1	0	1	INTMODE	読み出し/書込み	割り込みモードレジスタ
0Eh	0	0	1	1	1	0	INT_ACT_SETUP	読み出し/書込み	割り込みアクション設定コントロールレジスタ
0Fh	0	0	1	1	1	1	INT_MTR_SETUP	読み出し/書込み	割り込みモータ設定コントロールレジスタ
10h	0	1	0	0	0	0	INT_ES_SETUP	読み出し/書込み	割り込み追加ステップ設定コントロールレジスタ
11h	0	1	0	0	0	1	INT_AUTO_CLR	読み出し/書込み	割り込み自動クリアコントロールレジスタ
12h	0	1	0	0	1	0	SETMODE	読み出し/書込み	STOP の出力状態

表 5. レジスタ概要 / 続き

レジスタ 番号	D5	D4	D3	D2	D1	D0	名称	タイプ	機能
13h	0	1	0	0	1	1	PHCNTL	読出し/書込み	フェイズコントロールレジスタ
14h	0	1	0	1	0	0	SROTNL	読出し/書込み	ステップ/回転下位バイト
15h	0	1	0	1	0	1	SROTNH	読出し/書込み	ステップ/回転上位バイト
16h	0	1	0	1	1	0	CWPWL	読出し/書込み	ステップパルス幅 (CW 回転下位バイト)
17h	0	1	0	1	1	1	CWPWH	読出し/書込み	ステップパルス幅 (CW 回転上位バイト)
18h	0	1	1	0	0	0	CCWPWL	読出し/書込み	ステップパルス幅 (CCW 回転下位バイト)
19h	0	1	1	0	0	1	CCWPWH	読出し/書込み	ステップパルス幅 (CCW 回転上位バイト)
1Ah	0	1	1	0	1	0	CWSCOUNTL	読出し/書込み	ステップ数 (CW 下位バイト)
1Bh	0	1	1	0	1	1	CWSCOUNTH	読出し/書込み	ステップ数 (CW 上位バイト)
1Ch	0	1	1	1	0	0	CCWSCOUNTL	読出し/書込み	ステップ数 (CCW 下位バイト)
1Dh	0	1	1	1	0	1	CCWSCOUNTH	読出し/書込み	ステップ数 (CCW 上位バイト)
1Eh	0	1	1	1	1	0	CWRCOUNTL	読出し/書込み	回転数 (CW 下位バイト)
1Fh	0	1	1	1	1	1	CWRCONTH	読出し/書込み	回転数 (CW 上位バイト)
20h	1	0	0	0	0	0	CCWRCOUNTL	読出し/書込み	回転数 (CCW 下位バイト)
21h	1	0	0	0	0	1	CCWRCONTH	読出し/書込み	回転数 (CCW 上位バイト)
22h	1	0	0	0	1	0	EXTRASTEPS0	読出し/書込み	追加ステップまたは回転のカウンタ値 (INTP0)
23h	1	0	0	0	1	1	EXTRASTEPS1	読出し/書込み	追加ステップまたは回転のカウンタ値 (INTP1)
24h	1	0	0	1	0	0	RMPCNTL	読出し/書込み	ランプコントロールレジスタ
25h	1	0	0	1	0	1	LOOPDLY	読出し/書込み	ループ遅延時間レジスタ
26h	1	0	0	1	1	0	MCNTL	読出し/書込み	スタート/ストップコントロールモータ
27h to FFh	-	-	-	-	-	-	-	-	Reserved

7.3.1 MODE — モードレジスタ

表 6. MODE — モードレジスタ (アドレス 00h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
00h	MODE	7	-	0*	未使用
				0*	未使用
		5	R/W	1	$\overline{\text{INT}}$ 出力ピン — オフ (無効)
				0*	$\overline{\text{INT}}$ 出力ピン — オフ (有効)
		4	R/W	1	I ² C バス ACK で変更出力
				0*	I ² C バス STOP コマンドで変更出力
		3	R/W	1	PCA9629 は I ² C バスサブアドレス 1 に応答
				0*	PCA9629 は I ² C バスサブアドレス 1 に応答しません
		2	R/W	1	PCA9629 は I ² C バスサブアドレス 2 に応答
				0*	PCA9629 は I ² C バスサブアドレス 2 に応答しません
		1	R/W	1	PCA9629 は I ² C バスサブアドレス 3 に応答
				0*	PCA9629 は I ² C バスサブアドレス 3 に応答しません
		0	R/W	1*	PCA9629 は All Call I ² C バスアドレスに応答
				0	PCA9629 は All Call I ² C バスアドレスに応答しません

7.3.1.1 割り込み出力ピンをオフ (ビット 5)

この機能は、割り込み発生時にホスト / マイクロ / マスタで $\overline{\text{INT}}$ ピンを切り替えたくない場合に役立ちます。PCA9629 では、割り込みがオンのときに割り込みイベントが発生すると、割り込みイベントに関連するアクションが実行されます。ただしビット 5 = 1 の場合、 $\overline{\text{INT}}$ ピンはオフになっているので割り込みの実行は示されません。ビット 5 = 0 の場合、マイクロは $\overline{\text{INT}}$ ピンの実際のステータスを認識できます。

この規則の唯一の例外は、ウォッチドッグタイマーが「Interrupt and Reset」モードでオンになっている場合です (7.3.4.2 章を参照)。この場合、ウォッチドッグタイマーのタイムアウトに伴い割り込みラインが切り替わります (このレジスタのビット 5 が「1」の場合も同じ)。これは、「Interrupt and Reset」モードではタイマーのタイムアウトによってこの部分がリセット (すなわちビット 5 がクリア) されるためです。

7.3.1.2 STOP で変更出力 (ビット 4)

この機能は、バス上の複数の PCA9629 デバイスでモータの始動をほぼ同時 (数マイクロ秒の範囲) で同期化する際に使用できます。ホストコントローラはバス上の全 PCA9629 をプログラミングし、I²C バス STOP コマンドを発行します。バス上の全 PCA9629 デバイスは、STOP コマンドを受信するとモータの始動に必要なパルスシーケンスの生成を開始します。この機能が適用されるのはデバイスのモータコイル出力のみです (OUT0 から OUT3)。汎用 I/O には適用されません (P0 から P3)。

7.3.2 SUBADR1 から SUBADR3 — I²C バスサブアドレス 1 から 3

表 7. SUBADR1 から SUBADR3 — I²C バスサブアドレスレジスタ 1 から 3 (アドレス 01h、02h、03h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	シンボル	アクセス	値	説明
01h	SUBADR1	7:1	A1[7:1]	R/W	1110 001*	I ² C バスサブアドレス 1
		0	A1[0]	R only	0*	reserved
02h	SUBADR2	7:1	A2[7:1]	R/W	1110 010*	I ² C バスサブアドレス 2
		0	A2[0]	R only	0*	reserved
03h	SUBADR3	7:1	A3[7:1]	R/W	1110 100*	I ² C バスサブアドレス
		0	A3[0]	R only	0*	reserved

サブアドレスは I²C バスを通じてプログラミングできます。デフォルトのパワーアップ値は E2h、E4h、E8h で、パワーアップ直後、デバイスはこれらのアドレスにアクノリッジを返しません (MODE レジスタで対応するビット [3:1] は「0」)。

これらのサブアドレスに正しい値を設定したらビット [3:1] (MODE レジスタ) を logic 1 に設定し、デバイスがこれらのアドレスにアクノリッジするようにしなければなりません。I²C バスサブアドレスを表す 7 MSB のみが有効です。SUBADR_x レジスタの LSB (最下位ビット) は読出し専用ビット (0) です。MODE レジスタのサブアドレスコントロールビット [3:1] を logic 1 に設定すると、I²C バスの読出しまたは書込みシーケンスの際に対応する I²C バスサブアドレスを使用できます。

7.3.3 ALLCALLADR — All Call I²C バスアドレス

表 8. ALLCALLADR — All Call I²C バスアドレスレジスタ (アドレス 04h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	シンボル	アクセス	値	説明
04h	ALLCALLADR	7:1	AC[7:1]	R/W	1110 000*	ALLCALL I ² C バスアドレスレジスタ
		0	AC[0]	R only	0*	reserved

All Call I²C バスアドレスによって、バス上のすべての PCA9629 を同時にプログラミングできます (レジスタ MODE のビット 0 は 1 であることが必要 (パワーアップデフォルトステータス))。このアドレスは I²C バスを通じてプログラミングでき、I²C バス読出しまたは書込みシーケンス時に使用できます。All Call I²C バスアドレスを表す 7 MSB のみが有効です。ALLCALLADR レジスタの LSB (最下位ビット) は読出し専用ビット (0) です。MODE レジスタのビット 0 が 1 のとき、デバイスはレジスタ ALLCALLADR に設定されているアドレスにアクノリッジを返しません。

7.3.4 ウォッチドッグタイマー

ウォッチドッグタイマーは、PCA9629 を使用しているシステムがエラー状態になった場合に、PCA9629 を回復させることを目的としています。このタイマーがタイムアウトすると、ウォッチドッグはホストコントローラへの割り込みを生成し、もしリセットがプログラミングされている場合は、ユーザープログラムからウォッチドッグへの「フィード」がないときに PCA9629 をリセットします。ウォッチドッグへのフィードは、ウォッチドッグのタイムアウト間隔の間に PCA9629 のアドレス指定をするだけで行えます ([START + スレーブアドレス + START] または [START + スレーブアドレス + STOP])。このシーケンスはウォッチドッグをリセットするのみです。

ウォッチドッグタイマーの特性は次のとおりです。

- ・ 定期的なアドレス指定がない場合、PCA9629 を POR ステートへリセットするようにプログラミング可能
- ・ ソフトウェアにより有効化されるが、オフにするにはハードウェアリセットまたはウォッチドッグリセットが必要
- ・ ウォッチドッグリセットを示すフラグを設定
- ・ 内部プリスケール付きのプログラミング可能 8 ビットタイマーをプログラム
- ・ 1 秒から 255 秒まで時間間隔を指定可能

ウォッチドッグは次のように使用します。

- ・ WDTOI レジスタにタイムアウト間隔値を設定します。
- ・ 動作モードを設定し（割り込み専用または割り込みとリセット）、WDCNTL レジスタでウォッチドッグを有効化します。
- ・ リセット / 割り込みを防止するため、ウォッチドッグタイマーがアンダーフローする前に、ウォッチドッグへ PCA9629 のアドレスを定期的送信する必要があります。
- ・ ウォッチドッグコントロールレジスタ WDCNTL はいつでも読み出し可能で、ウォッチドッグオペレーションのステータスを判断します。

7.3.4.1 WDTOI — ウォッチドッグタイムアウト間隔レジスタ

ウォッチドッグタイムアウト間隔はこのレジスタにプログラミングします。デフォルト値は「FFh」で、タイムアウト間隔が 255 秒であることを示します。タイムアウトの最小値は「01h」で、タイムアウト間隔は 1 秒です。タイムアウト間隔 0 秒でウォッチドッグオペレーションは実行できません。このレジスタに「0」を入力した場合、タイマーは起動しません。

表 9. WDTOI — ウォッチドッグタイムアウト間隔レジスタ (アドレス 05h) ビットの説明
 凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
05h	WDTOI	7:0	R/W	FFh*	ウォッチドッグタイムアウト間隔

7.3.4.2 WDCNTL — ウォッチドッグコントロールレジスタ

表 10. WDMOD — ウォッチドッグコントロールレジスタ (アドレス 06h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明	
06h	WDCNTL	7:5	読出し専用	000*	Reserved	
		4	書込み専用	1		WDINT フラグをクリア
				0*		読出し値
		3	読出し専用	1		WDINT: ウォッチドッグ割り込みフラグ設定 [1]
				0*		WDINT: ウォッチドッグ割り込みフラグ設定なし
		2	読出し専用	1		WDRST: ウォッチドッグリセットフラグ [2]
				0*		WDRST: ウォッチドッグリセットフラグ設定なし
		1	R/W	1		WDMOD: ウォッチドッグ割り込み / リセットモード (設定専用)
				0*		WDMOD: ウォッチドッグ割り込み専用モード
		0	R/W	1		WDEN: ウォッチドッグ オン (設定専用)
				0*		WDEN: ウォッチドッグ オフ

[1] このビットをクリアするにはビット 4 を使用します。

[2] WDCNTL レジスタを読出すとこのビットがクリアされます。

このレジスタはウォッチドッグタイマーの動作をコントロールします。ウォッチドッグタイマーは、このレジスタの WDEN ビットを設定することで有効化できます。WDEN は設定専用のビットです。設定 (有効化) した後にこのビットをソフトウェアでクリアすることはできません。クリアするにはハードウェアをリセットするかウォッチドッグをリセットするしかありません。

WDMOD ビットはオペレーションのモードを決定します。このビットも設定専用のビットです。オペレーションには 2 つのモードがあります。

- ・ 割り込み専用モード。デフォルトのモードで、ウォッチドッグタイマーがタイムアウトすると割り込みフラグが設定され (WDINT)、ホストコントローラへの割り込みが生成されます。
- ・ 割り込みおよびリセットモード。ウォッチドッグタイマーがタイムアウトするとリセットフラグが設定されると共に (WDRST) ホストコントローラへの割り込みが生成され、チップを POR ステートにリセットします。

WDINT フラグ: このフラグは、このレジスタのビット 4 を「1」に設定するとクリアできます。

WDRST フラグ: このフラグは、ウォッチドッグリセットが実行されたことを示します。ウォッチドッグリセットが実行されてもこのフラグはクリアされません。ウォッチドッグリセットイベントの後、ホストコントローラはこのビットを読出し、リセットが実行されたかどうかを判断できます。読出しの後、または外部リセットが実行された後、WDRST フラグはクリアされます。

ウォッチドッグタイマーを有効化する前に、ウォッチドッグのフラグ (割り込みフラグとリセットフラグ) は必ずクリアしておく必要があります (設定されている場合)。割り込みフラグは、WDCNTL レジスタのビット 4 を使ってクリアできます。リセットフラグは、WCNTL レジスタを読出すだけでクリアされます。

7.3.5 GPIO と割り込み

7.3.5.1 IP — 入力ポートレジスタ

このレジスタは読出し専用です。このレジスタには P0 から P3 のポートピンの入力ロジックレベルが反映されます。これは、I/O 設定レジスタでこれらのピンが入力または出力のどちらに定義されているのかに関係ありません。このレジスタへの書込みは何の影響も与えません。

表 11. IP — 入力ポートレジスタ (アドレス 07h) ビットの説明

凡例: * デフォルト値 「X」 は外部から適用されるロジックレベルで決定します。

アドレス	レジスタ	ビット	アクセス	値	説明
07h	IP	7:4	読出し専用	0h*	reserved
		3:0	読出し専用	Xh*	P0 から P3 の I/O の入力ロジックレベルが反映

7.3.5.2 INTSTAT — 割り込みステータスレジスタ

このレジスタには、割り込みのステータスが反映されます。INTSTAT は読出し専用です。

INTP0 から INTP3 への割り込みはそれぞれ入力ピン P0 から P3 によって行われます。

表 12. 割り込みステータスレジスタ (アドレス 08h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
08h	INTSTAT	7:4	-	0*	reserved
		3:0	読出し専用	1	INTP3 フラグ設定
				0*	INTP3 フラグクリア
		1	INTP2 フラグ設定		
				0*	INTP2 フラグクリア
		1	INTP1 フラグ設定		
				0*	INTP1 フラグクリア
		1	INTP0 フラグ設定		
				0*	INTP0 フラグクリア

パワーアップまたは $\overline{\text{RESET}}$ ピンによるハードウェアリセットに伴い、INTSTAT レジスタビット [3:0] がクリアされ (= 0)、割り込みフラグがクリアされます。入力として設定されている GPIO ピン P0 から P3 のロジックレベルの変更によって、MSK レジスタを使ってマスキングされていない場合、割り込みが生成されます。このレジスタで対応するフラグが設定され、クリアされるまでラッチします。

7.3.5.3 OP — 出力ポートレジスタ

このレジスタは出力専用ポートです。IOC レジスタで出力として定義されているピンの出力ロジックレベルが反映されます。このレジスタのビット値は、入力として定義されているピンには何の影響もありません。このレジスタからの読出しには、実際のピン値ではなく出力選択を制御するフリップフロップの値が反映されます。使用されるのは下位 4 ビットのみで、P0 から P3 はこのレジスタの影響を受けます。

表 13. OP — 出力ポートレジスタ (アドレス 09h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
09h	OP	7:4	-	0000*	reserved
		3:0	R/W	0000*	P0 から P3 の I/O の出力ロジックレベルが反映

7.3.5.4 IOC — I/O 設定レジスタ

このレジスタの下位 4 ビットは I/O ピン P0 から P3 の方向を設定します。[3:0] のビットを設定すると (logic 1 で書込み)、対応するポートピンが高インピーダンス出力ドライバと共に入力で有効化されます。このビットをクリアすると (logic 0 で書込み)、対応するポートピンは出力として有効化されます。リセット時、デバイスのポート P0 から P3 は入力です。

表 14. I/O 設定レジスタ (アドレス 0Ah) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
0Ah	IOC	7:4	-	0*	reserved
		3	R/W	1*	P3 は入力として設定
				0	P3 は出力として設定
		2	R/W	1*	P2 は入力として設定
				0	P2 は出力として設定
		1	R/W	1*	P1 は入力として設定
				0	P1 は出力として設定
		0	R/W	1*	P0 は入力として設定
				0	P0 は出力として設定




図 5. GPIO コントロール簡略図

7.3.5.5 MSK — マスク割り込みレジスタ

パワーアップ時、すべての内部割り込みラッチはリセットされ割り込みフラグがクリアされると共に割り込みマスクビット [3:0] が logic 1 に設定され、入力ポート P0 から P3 の割り込みが無効化されます。割り込みは、対応するマスクビットを logic 0 に設定することで有効化できます。

表 15. MSK — 割り込みマスクレジスタ (アドレス 08h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
08h	MSK	7:4	-	0*	reserved
		3	R/W	1*	I/O P3 の割り込みを無効化
				0	I/O P3 の割り込みを有効化
		2	R/W	1*	I/O P2 の割り込みを無効化
				0	I/O P2 の割り込みを有効化
		1	R/W	1*	I/O P1 の割り込みを無効化
				0	I/O P1 の割り込みを有効化
		0	R/W	1*	I/O P0 の割り込みを無効化
				0	I/O P0 の割り込みを有効化

MODE コントロールレジスタビット 5 (MODE[5]) が、INT \bar{N} ピンの有効化 / 無効化の追加コントロールを提供します。表 6 を参照してください。

7.3.5.6 CLRINT — 割り込みクリアレジスタ

割り込みフラグは、ビット [3:0] を logic 1 に設定することでクリアできます。

表 16. CLRINT — 割り込みクリアレジスタ (アドレス 0Ch) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
0Ch	CLRINT	7:4	-	0*	reserved
		3	書込み専用	1	INTP3 フラグクリア
				0*	値読出し
		2	書込み専用	1	INTP2 フラグクリア
				0*	値読出し
		1	書込み専用	1	INTP1 フラグクリア
				0*	値読出し
		0	書込み専用	1	INTP0 フラグクリア
0*	値読出し				

7.3.5.7 INTMODE — 割り込みモードレジスタ

割り込みを有効化すると、P0 から P3 のシグナルの立上りまたは立下りエッジによって割り込みを生成するかどうか、ビット [3:0] によって決定します。割り込みがラッチされ、INTSTAT レジスタで対応するビットでフラグが設定されます。MSK レジスタによって割り込みがマスクされている場合、これらのビットの影響はありません。

表 17. INTMODE — 割り込みモードレジスタ (アドレス 0Dh) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
0Dh	INTMODE	7:4	-	0*	reserved
		3	R/W	1	P3 の立下りエッジで割り込み発生
				0*	P3 の立上りエッジで割り込み発生
		2	R/W	1	P2 の立下りエッジで割り込み発生
				0*	P2 の立上りエッジで割り込み発生
		1	R/W	1	P1 の立下りエッジで割り込み発生
				0*	P1 の立上りエッジで割り込み発生
		0	R/W	1	P0 の立下りエッジで割り込み発生
0*	P0 の立上りエッジで割り込み発生				




図 6. PCA9629 割り込みロジック

7.3.6 割り込み基準モータ制御

GPIO 0 と 1 (INTP0 と INTP1) の割り込みのメカニズムを使用してモータの動作を制御できます。GPIO 2 と 3 からの割り込みはモータ制御には使用されず、通常の GPIO 割り込みとして機能します。したがって後続のセクションで使用する「割り込み」の語は、INTP0 と INTP1 のみに対応しています。割り込みに発生に伴い、次の処理が実行されます。

- ・ モータの停止
- ・ 回転方向の逆転
- ・ 追加ステップ / 回転の後、モータが停止または方向が逆転

対象となる割り込みはモータ始動後に発生した割り込みだけで、割り込みが発生するとラッチが設定され、プログラムされた処理が実行されます。マイクロコントローラは、次の割り込みが発生する前にこの割り込みをクリアしておく必要があります。そうでないと次の割り込み発生時に一連の処理が実行されなくなってしまいます。割り込み基準のさまざまなモータ制御機能には INT_ACT_SETUP、INT_MTR_SETUP、INT_ES_SETUP、INT_AUTO_CLR の 4 つのレジスタが使われます。割り込み基準のモータ制御を有効化するには、INT_ACT_SETUP レジスタのビット 0 を設定します。

7.3.6.1 INT_ACT_SETUP — 割り込みアクション設定コントロールレジスタ

表 18. INT_ACT_SETUP — 割り込みアクション設定コントロールレジスタ (アドレス 0Eh) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
0Eh	INT_ACT_SETUP	7:5	-	-	未使用
		4	R/W	1	P0 と P1 の EXTRASTEPS のユニット。カウンタは完全回転数
				0*	P0 と P1 の EXTRASTEPS のユニット。カウンタはステップ数
		3:1	-	-	未使用
		0	R/W	1	割り込み基準のモータ制御オン
0*	割り込み基準のモータ制御オフ				

割り込み基準のモータ制御をオフにした場合、INT_MTR_SETUP、INT_ES_SETUP、INT_AUTO_CLR の 3 レジスタにプログラムされている値はモータの動作に影響しません。

このレジスタのビット 4 は、EXTRASTEPS0 および EXTRASTEPS1 にプログラムされている値がステップ数または回転数のどちらを示しているのかを判断します (7.3.16 章を参照)。

7.3.6.2 INT_MTR_SETUP — 割り込みモータ設定コントロールレジスタ

表 19. INT_MTR_SETUP — 割り込みモータ設定コントロールレジスタ (アドレス 0Fh) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
0Fh	INT_MTR_SETUP	7:2	R	-	reserved
		1:0	R/W	11	P0 または P1 により INT でモータを逆回転
				10	P0 または P1 により INT でモータを停止
				01	P1 により INT でモータを停止
				00*	P0 により INT でモータを停止

割り込み発生時にモータが停止するようにプログラムされている場合、次のイベントが指定の順序で実行されます。

1. 割り込みに対して追加ステップ機能が有効化されている場合 (7.3.6.3 章の INT_ES_SETUP を参照)、追加ステップ (/rotations) が発生。
2. ランプダウンが有効化されている場合 (7.3.17 章の RMP_CNTL を参照)、モータはランプダウンを開始。
3. モータが停止。

割り込み発生時にモータが逆回転するようにプログラムされている場合、次のイベントが指定の順序で実行されます。

1. 割り込みに対して追加ステップ機能が有効化されている場合 (7.3.6.3 章の INT_ES_SETUP を参照)、追加ステップ (/rotations) が現在の回転方向で発生。
2. モータが、LOOPDLY タイマーレジスタに指定されている時間停止。
3. モータが逆回転。

7.3.6.3 INT_ES_SETUP — 割り込み追加ステップ設定コントロールレジスタ

表 20. INT_ES_SETUP — 割り込み追加ステップ設定コントロールレジスタ (アドレス 10h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
10h	INT_ES_SETUP	7:2	R	0000 00	reserved
		1:0	R/W	11	INTP0 と INTP1 で EXTRASTEPS を有効化
				10	INTP1 のみで EXTRASTEPS を有効化
				01	INTP0 のみで EXTRASTEPS を有効化
				00*	INTP0 と INTP1 で EXTRASTEPS をオフ

このレジスタは、各割り込みの追加ステップ機能のオン / オフに使用できます。追加ステップ機能は、割り込み発生時からモータが指定数のステップ / 回転を行うようにするために使用します。

7.3.6.4 INT_AUTO_CLR — 割り込み自動クリアレジスタ

このレジスタによって、マイクロコントローラを通じて一方の割り込みの発生を他方の割り込みがクリアする必要なしに、2つの割り込み (INTP0 と INTP1) を自動的にクリアできます。この自動クリア機能はデフォルトではオフになっています。

表 21. INT_AUTO_CLR — 割り込み自動クリアレジスタ (アドレス 11h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
11h	INT_AUTO_CLR	7:2	-	0*	reserved
		1:0	R/W	11	INTP0 が INTP1 を自動クリア
				10	INTP1 が INTP0 を自動クリア
				01	INTP0 が INTP1 を自動クリア、INTP1 が INTP0 を自動クリア
				00*	INT が INTP0 を自動クリア、INTP1 をオフ

この機能は INT_MTR_SETUP レジスタ (7.3.6.2 章を参照) が定義するモータの動作に直接影響する割り込みについてのみ利用できます。たとえば INTP0 でモータを停止する場合、そのペアである INTP1 によって INTP0 を自動的にクリアできます。ただし INTP1 は手作業でクリアしなければなりません (CLRINT レジスタへの I²C バス書込み)。両方の割り込みを使用してモータの動作を制御する場合 (INT_MTR_SETUP = 10 または 11)、このレジスタの全オプションが有効です。ペアによって自動クリアされない割り込みは、すべて I²C バス書込みによって手作業でクリアする必要があります。

自動クリア機能によって、マイクロコントローラによる監視の必要なしに様々なモータ動作パターンを実現できます。たとえば、お互いに離れた場所に実装されている (「ホーム」ポジション) 2つのセンサーからのシグナルに基づいて、マイクロコントローラなしに継続的にモータの回転を自動的に逆転させる必要があるアプリケーションが考えられます。このような動作用にデバイスをプログラムする例を下図に示します。

例: この例では、2つの位置センサーが離れた場所に置かれ、これらのセンサー間で物体を行き来させるための運動メカニズムが必要です。このアプリケーションを図 7 に示します。ステッパモータを動かすことで、いずれかのセンサーに向けた物体の運動が引き起こされます。一方のセンサーのロジックレベル出力は入力ピン P0 に、もう 1 つは P1 に接続されています。P0 と P1 は入力として設定されています。




図 7. 例：2つのホームポジション間を行き来する人形の頭部の制御

パワーアップ時、INTP0 から INTP3 のフラグ INTSTAT[3:0] はクリアされます (= 0)。

INT_ACT_SETUP[0] = 1 に設定し、割り込み基準のモータ制御を有効化します。

INT_MTR_SETUP[1:0] = 11 に設定し、P0 または P1 による割り込みに基づいてモータを逆回転させます。

INT_AUTO_CLR[1:0] = 01 に設定し、INTP0 が INTP1 をクリア、INTP1 が INTP0 をクリアするようにします。

MCNTL レジスタを書込んでモータを始動し、一定の時間後に位置センサーが P0 の入力ロジックを切り替えるようにします。

P0の入力ロジックレベルが変化するとP0による割り込みが設定され、INTSTATのINTP0フラグがラッチされます (= 1)。

INT_ACT_SETUP[0] = 1 および INT_MTR_SETUP[1:0] = 11 なので (P0 または P1 による割り込みでモータを逆回転)、モータの方向が逆転し、INTP1 フラグがクリアされます (INTP0 によって INTP1 がクリアされるため)。これによって P1 のセンサーの逆転運動の終了時に割り込みが生成されます。

7.3.7 SETMODE — STOP 時出力ステートコントロールレジスタ

このレジスタによって、STOP 時のモータ出力ピンの状態を決定します (logic 0 または Hold (最後のステート))。

表 22. SETMODE – STOP 時出力ステートコントロールレジスタ (アドレス 12h) ビットの説明
凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
12h	SETMODE	7:2	R/W	-	reserved
		1	R/W	1	出力 = CCW STOP 後に HOLD
				0*	出力 = CCW STOP 後に logic 0
		0	R/W	1	出力 = CW STOP 後に HOLD
				0*	出力 = CW STOP 後に logic 0

7.3.8 PHCNTL — 相コントロールレジスタ

このレジスタは、モータコイルを動かすための (外部高電流ドライバ)、出力ポート OUT0 から OUT3 の出力波形の相の設定に使用します。これらのビットを使用して、次の 3 つのドライブモードのいずれかを指定できます。

- ・ 単相ドライブ (ウェーブドライブ)
- ・ 2 相ドライブ
- ・ ハーフステップドライブ

表 23. PHCNTL – 相コントロールレジスタ (アドレス 13h) ビットの説明
凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
13h	PHCNTL	7:2	-	0*	reserved
		1:0	R/W	11 または 10	ハーフステップドライブ出力
				01	2 相ドライブ出力
				00*	単相ドライブ出力

相ドライブは、PHCNTL[1:0] ビットへの書き込みでいつでも変更できます。

7.3.9 SROTNL, SROTNH — ステップ / 回転レジスタ

このレジスタは、モータシャフト 1 回転 (360°) に必要なステップ数を決定します。リクエストする動作が回転の場合、このレジスタをゼロにすることはできません (7.3.19 章を参照)。

注意: モータにギアが内蔵されている場合、出力シャフトで 1 回転に必要なステップ数は使用するギア比によって変わります。

表 24. SROTNL, SROTNH – ステップ / 回転コントロールレジスタ (アドレス 14h, 15h) ビットの説明
凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
14h	SROTNL	7:0	R/W	00h*	1 回転あたりのステップ数、下位バイト
15h	SROTNH	7:0	R/W	00h*	1 回転あたりのステップ数、上位バイト

7.3.10 CWPWL, CWPWH — 時計回り（右回り）ステップパルス幅レジスタ

このレジスタは ClockWise (CW) 回転時の相シーケンス出力波形のステップパルス幅を決定します。

表 25. CWPWL, CWPWH — 時計回りステップパルス幅コントロールレジスタ (アドレス 16h, 17h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
16h	CWPWL	7:0	R/W	00h*	ステップパルス幅、下位バイト
17h	CWPWH	7:0	R/W	00h*	ステップパルス幅、上位バイト

このレジスタは 3 μs から 3145 ms の間 (±5 %) でパルス幅値を設定します。




図 8. ステップパルス幅

レジスタの上位 3 ビットは、パルス幅の動的範囲を決定するプリスケアラです。プリスケアラの各設定の範囲を表 26 に示します。

表 26. プリスケアラ範囲設定

プリスケアラ [P2:P0]	十進値 (D)	2 ^D	範囲
000	0	1	3 μs ~ 24.576 ms
001	1	2	6 μs ~ 49.152 ms
010	2	4	12 μs ~ 98.304 ms
011	3	8	24 μs ~ 196.608 ms
100	4	16	48 μs ~ 393.216 ms
101	5	32	96 μs ~ 786.432 ms
110	6	64	192 μs ~ 572.864 ms
111	7	128	384 μs ~ 3145.728 ms

注意: 上図の値は公称 1 MHz の内部クロックを基準にしています。

この方法により、ユーザーは最低部で 3 μs の最も小さいパルス幅 (最高速度)、最高部で 3145 ms の最大パルス幅 (最低速度) の範囲全体にアクセスできます。

プリスケアラ値によって、ランプコントロールの範囲が決まります。ランプアップは最大パルス幅から始まり、ランプダウンは同じ最大パルス幅で終了します。ランプコントロールのトップスピードは PRESCALER 値と STEP_PULSE_WIDTH 値の両方によって決まります。

最終 (トップ) スピード = (PRESCALER[15:13] で定義された範囲内の最小パルス幅) × (STEP_PULSE_WIDTH[12:0] + 1)

7.3.11 CCWPWL, CCWPWH — 反時計回り（左回り）ステップパルス幅レジスタ

このレジスタは Counter-ClockWise (CCW) 回転時の相シーケンス出力波形のステップパルス幅を決定します。

表 27. CCWPWL, CCWPWH – 反時計回りステップパルス幅コントロールレジスタ（アドレス 18h,19h）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
18h	CCWPWL	7:0	R/W	00h*	ステップパルス幅、下位バイト
19h	CCWPWH	7:0	R/W	00h*	ステップパルス幅、上位バイト

この 16 ビット値は 3 μs から 3145 ms の間 (±5 %) でパルス幅を設定します。




図 9. ステップパルス幅

レジスタの上位 3 ビットは、パルス幅の動的範囲を決定するプリスケアラです。プリスケアラの各設定の範囲を表 28 に示します。

表 28. プリスケアラ範囲設定

プリスケアラ [P2:P0]	十進値 (D)	2 ^D	範囲
000	0	1	3 μs ~ 24.576 ms
001	1	2	6 μs ~ 49.152 ms
010	2	4	12 μs ~ 98.304 ms
011	3	8	24 μs ~ 196.608 ms
100	4	16	48 μs ~ 393.216 ms
101	5	32	96 μs ~ 786.432 ms
110	6	64	192 μs ~ 1572.864 ms
111	7	128	384 μs ~ 3145.728 ms

注意: 上図の値は公称 1 MHz の内部クロックを基準にしています。

この方法により、ユーザーは最低部で 3 μs の最も小さいパルス幅（最高速度）、最高部で 3145 ms の最大パルス幅（最低速度）の範囲全体にアクセスできます。

プリスケアラ値によって、ランプコントロールの範囲が決まります。ランプアップは最大パルス幅から始まり、ランプダウンは同じ最大パルス幅で終了します。ランプコントロールのトップスピードは PRESCALER 値と STEP_PULSE_WIDTH 値の両方によって決まります。

$$\text{最終 (トップ) スピード} = (\text{PRESCALER}[15:13] \text{ で定義された範囲内の最小パルス幅}) \times (\text{STEP_PULSE_WIDTH}[12:0] + 1)$$

7.3.12 CWSCOUNTL, CWSCOUNTH — 時計回りステップ数レジスタ

このレジスタによって、モータの時計回り（右回り）に回転するステップ数が決まります。

表 29. 時計回りステップ数カウントレジスタ（アドレス 1Ah, 1Bh）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
1Ah	CWSCOUNTL	7:0	R/W	00h*	時計回りステップ数、下位バイト
1Bh	CWSCOUNTH	7:0	R/W	00h*	時計回りステップ数、上位バイト

7.3.13 CCWSCOUNTL, CCWSCOUNTH — 反時計回りステップ数レジスタ

このレジスタによって、モータの反時計回り（左回り）に回転するステップ数が決まります。

表 30. 反時計回りステップ数カウントレジスタ（アドレス 1Ch, 1Dh）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
1Ch	CCWSCOUNTL	7:0	R/W	00h*	反時計回りステップ数、下位バイト
1Dh	CCWSCOUNTH	7:0	R/W	00h*	反時計回りステップ数、上位バイト

7.3.14 CWRCOUNTL, CWRCOUNTH — 時計回り回転数レジスタ

このレジスタによって、モータの時計回り（右回り）の完全な回転数が決まります。

表 31. 時計回り回転数カウントレジスタ（アドレス 1Eh, 1Fh）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
1Eh	CWRCOUNTL	7:0	R/W	00h*	時計回り回転数、下位バイト
1Fh	CWRCOUNTH	7:0	R/W	00h*	時計回り回転数、上位バイト

7.3.15 CCWRCOUNTL, CCWRCOUNTH — 反時計回り回転数レジスタ

このレジスタによって、モータの反時計回り（左回り）の完全な回転数が決まります。

表 32. 反時計回り回転数カウントレジスタ（アドレス 20h, 21h）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
20h	CCWRCOUNTL	7:0	R/W	00h*	反時計回り回転数、下位バイト
21h	CCWRCOUNTH	7:0	R/W	00h*	反時計回り回転数、上位バイト

7.3.16 EXTRASTEPS0, EXTRASTEPS1 — INTP0, INTP1 追加ステップカウントコントロールレジスタ

表 33. EXTRASTEPS0, EXTRASTEPS1 — INTP0, INTP1 追加ステップカウントレジスタ（アドレス 22h, 23h）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
22h	EXTRASTEPS0	7:0	R/W	00h*	INTP0 の EXTRASTEPS カウント値（ステップまたは回転）
23h	EXTRASTEPS1	7:0	R/W	00h*	INTP1 の EXTRASTEPS カウント値（ステップまたは回転）

割り込み基準のモータ制御がオフになっているか割り込みの EXTRASTEPS 機能がオフになっている場合、このレジスタは影響を与えません。

INT_ES_SETUP レジスタビット [1:0] を使用して EXTRASTEPS 機能が選択されている場合、このレジスタの 8 ビット値によって、オーバードライブするステップ数または回転数が決まります。モータの回転方向はそのまま維持されます。このレジスタのカウント値が「0」の場合、EXTRASTEPS は実行されません。このカウントが追加のステップ数なのか回転数なのかということは、INT_ACT_SETUP コントロールレジスタビット 4 の値によって決まります。

INT_ACT_SETUP[4] = 0 (デフォルト値) の場合、EXTRASTEPSn の値は対応する割り込みの後の追加ステップ数を示します。

INT_ACT_SETUP[4] = 1 の場合、EXTRASTEPSn の値は対応する割り込みの後の追加の完全な回転数を示します。

7.3.17 RMPCNTL — ランプコントロールレジスタ

表 34. RMPCNTL — ランプコントロールレジスタ (アドレス 24h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
24h	RMPCNTL	7:6	R only	00*	reserved
		5	R/W	1	始動時にランプアップ オン
				0*	始動時にランプアップ オフ
		4	R/W	1	停止のランプダウン オン
				0*	停止のランプダウン オフ
		3:0	R/W	0000*	ランプステップ乗数

乗数は 1 から 8192 の十進数範囲の値です (表 35)。

表 35. ランプアップ、ランプダウンコントロールの乗数

レジスタ値 [3:0]	十進値 (D)	ランプステップ増倍率 (2 ^D)
0000	0	1
0001	1	2
0010	2	4
0011	3	8
0100	4	16
0101	5	32
0110	6	64
0111	7	128
1000	8	256
1001	9	512
1010	10	1024
1011	11	2048
1100	12	4096
1101	13	8192
1110, 1111	14, 15	予約済、未使用

RMPCNTL[5:4] はモータ始動時のスピードランプアップおよび停止時のスピードランプダウンのオン / オフをコントロールします。

RMPCNTL[3:0] はランプコントロールの加速率 / 減速率を定義します。この値が小さい場合、PWM 幅の減少 (加速) / 増加 (減速) が遅くなります。


パルス幅の増加 / 減少ステップは「smallest_pulse_step × RMP_CNTL[3:0]」になります。smallest_pulse_step は CWPWH および CCWPWH のプリスケール値によって決まります。各プリスケール設定の smallest_pulse_step は [表 26](#) および [表 28](#) (範囲の最小値) を参照してください。

ランプコントロールは、[表 26](#) と [表 28](#) にある範囲の最大値である maximum_pulse_step のスピードで始動 / 停止します。

ランプアップは、パルス幅が CWPWL/CWPWH レジスタまたは CCWPWL/CCWPWH レジスタに設定されている幅に達すると完了します。

ランプアップの間、CWPW レジスタまたは CCWPW レジスタの値に達するまで (回転の方向によっていずれか)、ステップパルス幅は自動的に減少します (指定の範囲内のステップパルス幅の最大値から)。 [図 10](#) を参照してください。

ランプダウンの間、CWPW レジスタまたは CCWPW レジスタの現行値から (回転の方向によっていずれか)、ステップパルス幅は自動的に増加します (指定の範囲内のステップパルス幅の最大値に達するまで)。 [図 10](#) を参照してください。



上図の例は単相ドライブ、時計回り回転です。

- (1) ランプアップの始動またはランプダウンの停止の速度は、CWPWH/CCWPWH レジスタのプリスケアラビット [15:13] に基づく、表 26 と表 28 の範囲の最大値として定義されます。たとえば CWPWH/CCWPWH[15:13] = 010 の場合、始動および停止の速度は 98.304 ms です。
- (2) 減少/増加ステップパルス幅は、CWPWH/CCWPWH レジスタのプリスケアラビット [15:13] に RMPCNTL レジスタの乗数ビット [3:0] を乗じた値に基づき、表 26 と表 28 の範囲の最小値になります。たとえば CWPWH/CCWPWH[15:13] = 010 (最小値 12 μs)、RMPCNTL[3:0] = 0100 (乗数 16) の場合、減少/増加ステップパルス幅は 192 μs (12 μs × 16) になります。
- (3) ランプアップ最終速度は、プリスケアラビット [15:13] に ステップパルス幅値ビット [12:0] を乗じ、これに CWPWH/CCWPWH レジスタと CCWPWH/CCWPWH レジスタの 1 を加えた値に基づき表 26 と表 28 の範囲の最小値になります。たとえば CWPWH/CCWPWH[15:13] = 010 (最小値 12 μs) で CWPWH/CCWPWH または CCWPWH/CCWPWH = 0x0001 (1 + 1) の場合、ランプアップ最終速度は 24 μs (12 μs × 2) になります。

図 10. PCA9629 動作モデル - ランプアップ (加速) およびランプダウン (減速)

動作のランプアップおよびランプダウンフェーズでは、割り込み基準の制御はモータに影響しません。ランプアップやランプダウン時に割り込みが発生した場合はチップに登録され、ランプアップ処理が完了してからその割り込みに対する処理が実行されます。ランプアップおよびランプダウン時にモータの動作へ影響する唯一のイベントは、マイクロコントローラからの停止リクエスト（MCNTL[7]を「0」に設定）です。

ランプアップ時、マイクロコントローラは停止リクエストを発行できます。次の一連のイベントが指定の順序で実行されます。

1. ハードストップがオンの場合、モータはただちに停止します（ランプダウンがオンの場合でも）－優先度 1
2. ハードストップがオフでランプダウンがオンの場合、モータはランプダウンを開始し停止します－優先度 2
3. ハードストップがオフでランプダウンもオフの場合、モータはただちに停止します－優先度 3

ランプダウン時、マイクロコントローラは停止リクエストを発行できます。次の一連のイベントが指定の順序で実行されます。

1. ハードストップがオンの場合、モータはただちに停止します（ランプダウンは完了されません）－優先度 1
2. ハードストップがオフでランプダウンがオンの場合、モータはそのままランプダウンを継続して停止します－優先度 2

ランプアップの終了からランプダウンの開始までの間、割り込み基準のモータ制御（オンの場合）がモータの動作に影響を与えます。割り込み基準の制御とランプ制御の両方が有効化されている場合のイベントの優先度は [7.3.6 章](#) を参照してください。

7.3.18 LOOPDLY — ループ遅延タイマーレジスタ

この機能は、モータが逆回転を始めるまでに待機する時間を設定します。モータが回転方向を逆転させることが必要な状況は 2 つあります。

- ・ ユーザーが時計回りの回転と反時計回りの回転の両方をリクエストした場合（「自動逆転モード」）。
- ・ 割り込み発生時（「割り込み逆転モード」）。このレジスタの待機時間値の単位は秒です。00h は待機時間 0 秒で、FFh は待機時間 255 秒です。

注意: LOOPDLY の精度は ±5 % です。

表 36. ループ遅延タイマーコントロールレジスタ（アドレス 25h）ビットの説明

凡例：* デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
25h	LOOPDLY	7:0	R/W	00h*	ループ遅延カウンタ

7.3.19 MCNTL — モータ制御レジスタ

このレジスタはモータを動かすマスタコントロールパネルのように機能し、モータの動作のタイプを決定すると共にモータの始動/停止を制御します。モータパラメータレジスタとして、アドレス 0Eh (INT_ACT_SETUP) から 25h (LOOPDLY) のレジスタが参照されます。ユーザーは、まず現行のモータ実行に必要なモータパラメータレジスタをプログラミングしなければなりません。その後、このレジスタに必要な動作のタイプをプログラミングします。このレジスタのビット 7 を設定するとモータは始動します。

表 37. MCNTL — モータ制御レジスタ (アドレス 26h) ビットの説明

凡例: * デフォルト値

アドレス	レジスタ	ビット	アクセス	値	説明
26h	MCNTL	7	R/W	1	モータ始動
				0*	モータ停止
		6	R only	0*	reserved
		5	R/W	1	ハードストップ オン
				0*	ハードストップ オフ
		4	R/W	1	ビット [3:0] に指定されているアクションを継続して実行
				0*	ビット [3:0] に指定されているアクションを 1 回のみ実行
		3:2	R/W	11 または 10	ステップパルス、次に回転
				01	指定の回転数まで回転
				00*	指定の数のステップパルスを送信
		1:0	R/W	11	反時計回りに回転してから時計回りに回転
				10	時計回りに回転してから反時計回りに回転
				01	反時計回りに回転
				00*	時計回りに回転

7.3.19.1 MCNTL[7] : モータ始動 / 停止

このビットはモータの状態を示します。「1」はモータが動いていることを示し、「0」はモータが停止状態にあることを示します。

モータを始動するにはこのビットへ「1」を書込みます。モータが始動した後、モータパラメータレジスタへの変更は、相の変更を除いて現行のモータ回転に影響を与えません。モータの動作中に認められるのは相の変更のみです (PHCNTL レジスタを使用)。同様に MCNTL レジスタのビット [6:0] もモータ動作中に変更できません。モータの動作中に MCNTL レジスタで変更できる唯一のビットが、この始動/停止ビットです。また、現行の動作の完了前にあるすべての再開コマンド (このビットがすでに設定されている場合に「1」を書込み) は無視されます。

現行の動作が完了するとモータは停止し、このビットはクリアされます。モータ動作の完了はこのビットを読出すことでチェックできます。モータの停止後、モータパラメータレジスタを更新し、モータを再度始動できます。

マイクロコントローラはこのビットに「0」を書き込むことで (「停止リクエスト」)、いつでもモータを停止できます。モータが停止すると、このビットはクリアされます。モータが停止状態のときに発行された停止リクエストは無視されます。

7.3.19.2 MCNTL[5] : ハードストップ

「ハードストップ」機能は、マイクロコントローラが発行した停止リクエスト以外には適用されません。割り込み基準の停止には影響しません。この機能は、マイクロコントローラによる停止リクエストの発行によってただちにモータを停止するために使用します。ハードストップ機能の優先度はランプダウンよりも高いので、ランプダウンが有効化されている場合であっても、マイクロコントローラから停止リクエストが発行されるとモータはランプダウンすることなくただちに停止します。マイクロコントローラは停止リクエストをどのように処理するかを決定し、この機能のオン/オフを行います。停止リクエスト時のイベントの優先度は次のとおりです。

- ・ ハードストップが有効化されている場合 (MCNTL[5])、モータはただちに停止します。
- ・ ランプダウンが有効化されている場合 (RMPCNTL[4])、モータは停止のためのランプダウンを開始します。

7.3.19.3 MCNTL[4] : 継続動作

このビットによって、このレジスタのビット [3:0] で指定された動作を 1 回のみ実行するか継続的に実行するかが決まります。継続的に実行する場合、モータは停止リクエストを発行するか、割り込みによる停止がプログラミングされている場合は割り込みの発生によって停止できます。継続動作がオフになっている場合、モータは現行の動作が 1 回終了すると自動的に停止します。

7.3.19.4 MCNTL[3:2] : ステップまたは回転もしくは両方

これらの 2 ビットによって、現行の動作でモータが実行するステップまたは回転もしくはその両方の数が決まります。時計回りまたは反時計回り (MCNTL[1:0]) の設定に基づき、時計回りレジスタ (CWSCOUNT, CWRCOUNT) または反時計回りレジスタ (CCWSCOUNT, CCWRCOUNT) を使用してステップ / 回転の数を決定します。これらのビットの設定時に注意すべきルールは次のとおりです。

- ・ リクエストされた動作がステップの場合 (MCNTL[3:2] = 00) : 動作方向 (CW または CCW) のステップ数はゼロ以外の値であること。自動 / 割り込み基準逆転モード (CW および CCW) の場合、両方向へのステップ数はゼロ以外の値であること。この条件が満たされない場合、モータは始動しません。
- ・ リクエストされた動作が回転の場合 (MCNTL[3:2] = 01) : 動作方向 (CW または CCW) の回転数はゼロ以外の値であること。自動 / 割り込み基準逆転モード (CW および CCW) の場合、両方向への回転数はゼロ以外の値であること。この条件が満たされない場合、モータは始動しません。
- ・ リクエストされた動作がステップおよび回転の場合 (MCNTL[3:2] = 10 または 11) : 少なくともステップか回転のいずれかのパラメータの動作方向の値がゼロ以外の値であること。自動 / 割り込み基準の逆転モード (CW および CCW) の場合、両方向について同じルールが適用されます。この条件が満たされない場合、モータは始動しません。

7.3.19.5 MCNTL[1:0] : 時計回り (CW) / 反時計回り (CCW)

これらの 2 ビットは、現行動作におけるモータの方向のプログラミングに使用します。オプション 10 と 11 は「自動逆転モード」(割り込み基準の逆転と区別するため) と呼ばれます。これらのモードでは、モータは 1 方向への回転を開始し、必要なステップ / 回転数が完了すると回転方向が逆転します。自動逆転で動作の継続モードがプログラミングされている場合、モータはこの動作を継続的に実行します。

7.4 モータコイルの励磁

デバイスのパワーアップ時、モータを初めて始動するとき、最初に励磁されるコイルは OUT0（モータが時計回りの場合）または OUT3（反時計回りの場合）です。最初のステップ（パワーアップ後）は、モータの動作に求められるステップ数にはカウントされません（参照ステップ）。その後のすべてのステップは全部カウントされます。これはデバイスをパワーアップし、最初にモータを始動する場合にのみ適用されます。

その後のモータのすべての始動時には、停止したものと同一コイルが最初に励磁されます。たとえば単相ドライブモードで時計回りに回転しているモータの場合、モータの停止前に最後に励磁されたコイルが OUT2 であれば、次にこのモータの始動時に最初に励磁されるのは OUT2 で、パルス幅時間が経過すると次のコイルすなわち OUT3 が励磁されます。

7.5 パワーオンリセット

V_{DD} に電力が供給されると、内部のパワーオンリセット（POR）機能によって PCA9629 は V_{DD} が V_{POR} に達するまでリセット状態に置かれます。この時点に達するとリセット状態はリリースされ、PCA9629 レジスタおよびステートマシンはデフォルトの状態に初期化されます。通常、パワーオンリセットはリセットが完了すると供給電源が V_{POR} を超えるタイミングでこのパーツを有効化します。ただし供給電源を落とすことでリセットしなければならぬ場合は、通常 2V 未満に落とす必要があります。

注意: チップがリセット条件を保証するためには、システムレベルのリセットパルスは > 4 μs であることが必要です。

7.6 RESET 入力

リセットは、 $\overline{\text{RESET}}$ ピンを最低 $t_{w(\text{rst})}$ の間 LOW にしておくことで実行できます。この場合、PCA9629 レジスタおよび I²C バスステートマシンは $\overline{\text{RESET}}$ 入力再度 HIGH になるまでデフォルト状態で保持されます。 $\overline{\text{RESET}}$ 入力の V_{DD} ピンへの内部プルアップは 200 kΩ です。

RESET ピンの後の最大待ち時間は 1 ms です（標準）。

7.7 ソフトウェアリセット

ソフトウェアリセットコールによって、指定形式の I²C-バスコマンドを通じて、I²C バスのすべてのデバイスをパワーアップ状態の値にリセットできます。リセットを正常に実行するため、I²C バスが正常に機能しているとともに、このバスにぶらさがっているデバイスがないことを確認する必要があります。

ソフトウェアリセット後の最大待ち時間は 1 ms (標準) です。

SWRST コールのプロセスは次のとおりです。

1. I²C バスマスタが START コマンドを送信。
2. I²C バスマスタが、R/W ビットが「0」(書込み) に設定された予約済の一般コール (General Call) アドレス「0000 000」を送信。
3. PCA9629 デバイスは、このゼネラルコールアドレス「0000 0000」(00h) のみを参照した後にアクノリッジ。R/W ビットが「1」(読出し) に設定されている場合、I²C バスマスタにアクノリッジは返されません。
4. ゼネラルコールアドレスの送信・確認が完了すると、マスタは 1 バイトを送信。このバイトの値は「06h」であることが必要です。PCA9629 はこの値のみにアクノリッジを返します。バイトが「06h」ではない場合、PCA9629 はアクノリッジをしません。1 バイト以上のデータが送信された場合、PCA9629 は一切の確認を行いません。
5. 正しいバイトが送信され正常にアクノリッジされると、マスタは STOP コマンドを送信してソフトウェアリセットシーケンスを終了します。次に PCA9629 はデフォルト値へリセットし (パワーアップ値)、指定のバスのフリー時間内にあらためてアドレス指定できる状態になります。もしマスタが Repeated START を送信した場合、リセットは実行されません。I²C バスマスタは、PCA9629 からのすべての非アクノリッジを「ソフトウェアリセット中止」と解釈しなければなりません。PCA9629 はソフトウェアリセットを開始しません。

7.8 割り込み出力

オープンドレインアクティブ LOW 割り込みは、次の 2 つのメカニズムにより有効化されます。

- ・ **ウォッチドッグタイマー**：ウォッチドッグタイマーが有効化されているときにタイムアウトが起こった場合、割り込みが生成されウォッチドッグ割り込みフラグビット [3] がウォッチドッグコントロールレジスタで設定されます (WDCNTL)。
- ・ **GPIO**：次の条件が満たされたとき、P0 から P3 までの 1 つまたは複数のピンが割り込みを生成します。
 - ミ そのピンが I/O 設定レジスタ (IOC) で入力として設定されている場合。
 - ミ そのピンからの割り込みがマスク割り込みレジスタ (MSK) で有効化されている場合。
 - ミ そのピンのステート変更 (立上りエッジまたは立下りエッジ) が、割り込みモードレジスタ (INTMODE) で割り込みを生成するようにプログラミングされている場合。

割り込み INT \bar{T} ピン出力のオン / オフは、MODE レジスタビット [5] を使用して設定できます (0 = オン、1 = オフ)。いずれかの割り込みが P0 から P3 で生成された場合、INTSTAT レジスタで割り込みフラグが設定されます。

注意：ピンの状態が入力ポートレジスタのコンテンツと一致しない場合、I/O を出力から入力に変更すると、誤った割り込みが発生する場合があります。

7.9 フェーズシーケンスジェネレータ

PCA9629 のフェーズシーケンスジェネレータは、オンチップオシレータとコントロールロジックを使用してロジック波形を生成することで、次の 3 タイプのステッパモータドライブフォーマットをサポートします。

- ・ 単相ドライブ（ウェーブドライブ）
- ・ 2 相ドライブ
- ・ ハーフステップドライブ

これらのロジックレベル出力は、必要な駆動電流をステッパモータコイルへ供給するための高電流パワードライバステージの駆動に使用します。

7.9.1 単相ドライブ（1 相励磁、ウェーブドライブ）

単相ドライブでは、ある時点において励磁されるのは 1 巻線のみです。このウェーブドライブのメリットは、そのシンプルさです。デメリットは、常にモータの総巻線に対してユニポーラモータでは 25%、バイポーラモータでは 50% しか使われない点です。したがってモータから最大トルク出力を引き出すことができません。励磁されるのは 1 つの巻線のみなので、ホールディングトルクと動作トルクは 30% 減少します。これは、限度値の範囲内で供給電圧を増やすことにより対応できます。このドライブのメリットは、ステップ精度が落ちるものの高い効率を得られることです。




表 38. ウェーブドライブのロジック出力シーケンス

巻線	ステップ							
	1	2	3	4	5	6	7	8
巻線 D	1	0	0	0	1	0	0	0
巻線 C	0	1	0	0	0	1	0	0
巻線 B	0	0	1	0	0	0	1	0
巻線 A	0	0	0	1	0	0	0	1

7.9.2 2相ドライブ (2相励磁)

2相ドライブでは、ある時点において2巻線が励磁されます。ユニポーラ巻線モータのトルク出力はバイポーラモータより低くなります(同じ巻線パラメータ)。これは、バイポーラモータはすべての巻線を利用するのに対し、ユニポーラモータでは利用できる巻線の半分しか利用しないためです。




表 39. 2相ドライブのロジック出力シーケンス

巻線	ステップ							
	1	2	3	4	5	6	7	8
巻線 D	1	0	0	1	1	0	0	1
巻線 C	1	1	0	0	1	1	0	0
巻線 B	0	1	1	0	0	1	1	0
巻線 A	0	0	1	1	0	0	1	1

7.9.3 ハーフステップドライブ (1-2 相励磁)

「ハーフステップドライブ」はウェーブドライブと2相ドライブの両方を組み合わせたモードで(単相と2相がオン)、これによってパルス幅ごとに回転に対する角度が単相または2相ドライブモードに比べて半分となります。ハーフステップによって、単相または2相のドライブモードで発生することがある共振現象を軽減できます。

ハーフステップという名称が表すように、このモードではモータのステップをハーフステップにすることができ、たとえば7.5°モータであれば3.75°ステップが可能になります。一部のアプリケーションで考えられる欠点としては、続くモータステップでのホールディングトルクが強弱を繰り返す場合があります。これはフルステップでは単相巻線のみが励磁されるのに対して、ハーフステップでは2つのステータ巻線が励磁されるためです。また、交流ステップでは電流とフラックスのパスが異なるので、フルステップよりも精度が落ちます。




表 40. ハーフステップドライブのロジック出カシーケンス

巻線	ステップ							
	1	2	3	4	5	6	7	8
巻線 D	1	1	0	0	0	0	0	1
巻線 C	0	1	1	1	0	0	0	0
巻線 B	0	0	0	1	1	1	0	0
巻線 A	0	0	0	0	0	1	1	1

8. I²C バスの特性

I²C バスは、異なる IC またはモジュール間における 2 方向の 2 ライン通信をサポートします。2 ラインとはシリアルデータライン (SDA) とシリアルクロックライン (SCL) で、デバイスの出カステージへ接続する場合、どちらのラインもプルアップ抵抗を通じてプラスの電源へ接続する必要があります。データの伝送は、バスがビジーでない場合にのみ開始します。

8.1 ビット伝送

クロックパルスごとに 1 データビットが伝送されます。クロックパルスが HIGH の間 SDA ラインは安定していることが必要で、この間にデータラインに変動があるとコントロール信号であると判断されます (図 14 を参照)。




図 14. ビット伝送

8.1.1 START 条件および STOP 条件

バスがビジーでないとき、データラインとクロックラインはどちらも HIGH であることが必要です。クロックが HIGH の間におけるデータラインの HIGH から LOW への移行は、START 条件として定義されます (S)。クロックが HIGH の間におけるデータラインの LOW から HIGH への移行は、STOP 条件として定義されます (P) (図 15)。




図 15. START 条件および STOP 条件の定義

8.2 システムコンフィギュレーション

メッセージを生成するデバイスをトランスミッタと呼び、これを受信するデバイスをレシーバと呼びます。メッセージをコントロールするデバイスはマスタで、マスタがコントロールするデバイスをスレーブと呼びます (図 16)。




図 16. システムコンフィギュレーション

8.3 アクノリッジ

START 条件と STOP 条件の間にトランスミッタからレシーバに伝送されるデータバイト数に制限はありません。8 ビットで構成される各バイトには、1 ビットのアクノリッジビットが続きます。アクノリッジビットはトランスミッタがバスに送る HIGH レベルで、マスタは追加のアクノリッジ関連クロックパルスを生成します。

アドレス指定されたスレーブレシーバは、各バイトの受信後にアクノリッジを生成しなければなりません。マスタも、スレーブトランスミッタからの各バイトの受信後にアクノリッジを生成する必要があります。アクノリッジを行うデバイスは、アクノリッジ関連クロックパルスが HIGH の間に SDA ラインが LOW で安定するように、アクノリッジクロックパルスの間に SDA ラインを下げる必要があります。このとき、セットアップ時間と保留時間も考慮しなければなりません。

マスタレシーバは、スレーブに送信された最後のバイトに対するアクノリッジを生成しないことによって、データが終了したことをトランスミッタに通知しなければなりません。この場合、トランスミッタはデータラインを HIGH にしておくことでマスタが STOP 条件を生成できるようにする必要があります。




図 17. I²C バスでの確認

9. バストランザクション

データの書込みは「Write Byte」（バイト書込み）によって PCA9629 へ伝送され、データの読出しは「Read Byte」（バイト読出し）によって PCA9629 から読み取られます。

10. アプリケーション デザインイン情報




図 18. 一般的なアプリケーション

10.1 ステップモータコイルドライバに関する考慮点

あるアプリケーションのモータおよびコイルドライバ回路を選択する場合、予想される動作条件における最小駆動強度が、そのアプリケーションの最小コイル電流を上回っているコイルドライバを選ぶ必要があります。NMOS FET の場合ゲート電圧は FET の駆動強度に影響を与えるので、PCA9629 アプリケーションで予定されている最小 V_{DD} に対して FET のゲート電圧を確認する必要があります (PCA9629 は V_{DD} 以上のゲートを駆動出来ないため)。

たとえば、ほとんどのアプリケーションでは 5V 供給電源の仕様は「 $5V \pm 10\%$ 」や「 $5V \pm 20\%$ 」なので、ゲート電圧が 4.75 V または 4.5 V (いずれか該当する方) の FET の ON 抵抗または電流シンク容量が、モータに求められるすべての電流のシンキングをサポートできるかどうかを確認しなければなりません。FET は PCA9629 の負荷容量となるため、出力はこのパーツの V_{DD} へ漸近的に近づき、最終的に完全な V_{DD} が出力されます。ただしダーリントンバイポーラコイルドライバの場合、入力電流は V_{OH} を減少させる静的電流負荷を示すので、ダーリントンバイポーラコイルドライバの入力電流によって PCA9629 の出力電圧は常に V_{DD} を下回ります。これによって入力電流が減少するだけでなくダーリントンバイポーラコイルドライバからの駆動電流も減少するため、このドライバによって最大モータ電流をシンクできるかどうかを確認する際に、ドライバの最小ゲインと入力電流ゲインの積を考慮する必要があります。

10.2 P0 から P3 の GPIO ピンを入力として使用する際の考慮点

GPIO ピンが入力として正常に機能するようにするため、これらの入力においてシグナルにグリッチやノイズがないようにしなければなりません。シグナルはロジックレベルの入力であることが必要です。

たとえばセンサーからの出力が PCA9629 の入力ピンへロジックレベルのシグナルを提供する場合、センサーの出力部でシグナルの調整が必要になります。別の例として、たとえば P0 から P3 をキースイッチセンサーとして使用した場合、PCA9629 の入力はキーのデバウシングは提供しません。キーのデバウシングは PCA9629 の範囲外で、ユーザーが定義し提供する必要があります。

10.3 ランプコントロール、割り込み基準制御、ルール遅延、ハードストップの優先度

動作のランプアップおよびランプダウンフェーズでは、割り込み基準の制御はモータに影響しません。したがってランプアップまたはランプダウン時に発生した割り込みは無視されます。ランプアップ処理が完了した後（モータは最終速度で動作中）、発生した割り込みに対する処理が実行されます。ランプアップおよびランプダウン時にモータの動作へ影響する唯一のイベントは、マイクロコントローラからの停止リクエスト（MCNTL[7] を「0」に設定）です。

ランプアップ時、マイクロコントローラは停止リクエストを発行できます。次の一連のイベントが指定の順序で実行されます。

1. ハードストップがオンの場合、モータはただちに停止します（ランプダウンがオンの場合でも） - 優先度 1
2. ハードストップがオフでランプダウンがオンの場合、モータはランプダウンを開始し停止します - 優先度 2
3. ハードストップがオフでランプダウンもオフの場合、モータはただちに停止します - 優先度 3

ランプダウン時、マイクロコントローラは停止リクエストを発行できます。次の一連のイベントが指定の順序で実行されます。

1. ハードストップがオンの場合、モータはただちに停止します（ランプダウンは完了されません） - 優先度 1
2. ハードストップがオフでランプダウンがオンの場合、モータはそのままランプダウンして停止します - 優先度 2

ランプアップの終了からランプダウンの開始までの間、割り込み基準のモータ制御（オンの場合）がモータの動作に影響を与えます。割り込み基準の制御とランプ制御の両方が有効化されている場合のイベントの優先度は [7.3.6.2 章](#) を参照してください。下記に一例を紹介します（モータは割り込み発生時に逆転するようにプログラム）。

- ・ モータは時計回り（CW）に設定。ランプアップとランプアップはオン。P0/P1 割り込みで逆回転。
- ・ モータを始動するとランプアップし、ランプアップ完了後に最終速度で回転します。
- ・ 割り込み P0 が発生するとただちに逆回転を開始し、反時計回り（CCW）方向に指定の数だけ回転します。
- ・ 指定の数だけ反時計回りに回転する前に割り込み P1 が発生した場合、再度ただちに逆回転を開始し、時計回り（CW）方向に指定の数だけ回転します。
- ・ その後割り込みが発生しなければ、モータは時計回り方向へ指定の数だけ回転してからランプダウンに入ります。

この例では、P0 と P1 に追加ステップが有効化されている場合、割り込みが発生するとモータは現行の回転方向へ追加ステップ分だけ動いてから逆方向に回転します。

11. 絶対最大定格

表 41. 絶対最大定格
絶対最大定格 (IEC 60134) に基づく

シンボル	パラメータ	条件	最小	最大	単位
V _{DD}	電源電圧		-0.5	+6.0	V
V _{IO}	入力 / 出力ピンの電圧		V _{SS} - 0.5	5.5	V
I _{IO}	入力 / 出力電流	Pn, OUTn, INT, SCL, SDA	-	±50	mA
I _I	入力電流		-	±20	mA
I _{SS}	グラウンド電源電流		-	210	mA
P _{tot}	許容損失		-	400	mW
T _{stg}	保存温度		-65	+150	°C
T _{amb}	動作周囲温度		-40	+85	°C

12. 電気的特性

表 42. 電気的特性
V_{DD} = 4.5 V ~ 5.5 V; V_{SS} = 0 V; T_{amb} = -40 °C ~ +85 °C; 他に特に指定がない限り

シンボル	パラメータ	条件	最小	標準	最大	単位
供給						
V _{DD}	電源電圧		4.5	-	5.5	V
I _{DD}	電源電流	動作モード; ロードなし; f _{SCL} = 1 MHz; V _{DD} = 5.5 V	-	6	10	mA
I _{stb}	待機電流	ロードなし; f _{SCL} = 0 kHz; V _I = V _{DD} または V _{SS} ; V _{DD} = 5.5 V	-	1	2	mA
V _{POR}	パワーオンリセット電圧	ロードなし; V _I = V _{DD} または V _{SS}	-	2.3	-	V
V _{POR}	パワーダウンリセット電圧	ロードなし; V _I = V _{DD} または V _{SS}	[1] -	2.0	-	V
入力 SCL; 入出力 SDA						
V _{IL}	LOW レベル入力電圧		-0.5	-	+0.3V _{DD}	V
V _{IH}	HIGH レベル入力電圧		0.7V _{DD}	-	5.5	V
I _{OL}	LOW レベル出力電流	V _{OL} = 0.4 V; V _{DD} = 5.0 V	30	40	-	mA
I _L	リーク電流	V _I = V _{DD} または V _{SS}	-1	-	+1	μA
C _i	入力容量	V _I = V _{SS}	-	6	10	pF
OUT0 から OUT3 出力						
I _{OL}	LOW レベル出力電流	V _{OL} = 0.5 V; V _{DD} = 4.5 V	[2] 25	28	-	mA
I _{OL(tot)}	合計 LOW レベル出力電流	V _{OL} = 0.5 V; V _{DD} = 4.5 V	[2] -	-	120	mA
V _{OH}	HIGH レベル出力電圧	I _{OH} = -10 mA; V _{DD} = 4.5 V	[3] 4.0	-	-	V
P0 から P3 I/O						
I _{OL}	LOW レベル出力電流	V _{OL} = 0.5 V; V _{DD} = 4.5 V	[2] 25	28	-	mA
I _{OL(tot)}	合計 LOW レベル出力電流	V _{OL} = 0.5 V; V _{DD} = 4.5 V	[2] -	-	120	mA
V _{OH}	HIGH レベル出力電圧	I _{OH} = -10 mA; V _{DD} = 4.5 V	[3] 4.0	-	-	V
I _{oz}	オフステート出力電流	3 ステート; V _{OH} = V _{DD} または V _{SS}	-10	-	+10	μA
C _{io}	入/出容量	3 ステートピン (入力)	-	5	8	pF

アドレス入力

表 42. 電気的特性 *続き*

$V_{DD} = 4.5\text{ V} \sim 5.5\text{ V}$; $V_{SS} = 0\text{ V}$; $T_{amb} = -40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$; 他に特に指定がない限り

シンボル	パラメータ	条件	最小	標準	最大	単位
V_{IL}	LOW レベル入力電圧		-0.5	-	+0.3 V_{DD}	V
V_{IH}	HIGH レベル入力電圧		0.7 V_{DD}	-	5.5	V
I_{LI}	入力リーク電流		-1	-	+1	μA
C_i	入力容量		-	3	5	pF
RESET 入力						
V_{IL}	LOW レベル入力電圧		-0.5	-	+0.3 V_{DD}	V
V_{IH}	HIGH レベル入力電圧		0.7 V_{DD}	-	5.5	V
I_{LI}	入力リーク電流		-1	-	+1	μA
C_i	入力容量		-	3	5	pF
I_{LIL}	LOW レベル入力リーク電流	$V_I = V_{SS}$	-7	-	-45	μA
INT 出力						
I_{OL}	LOW レベル出力電流	$V_{OL} = 0.5\text{ V}$; $V_{DD} = 4.5\text{ V}$	24	28	-	mA
I_{OH}	HIGH レベル出力電流	オープンドレイン ; $V_{OH} = V_{DD}$	-10	-	+10	μA
C_o	出力容量		-	5	-	pF

- [1] パーツのリセットには V_{DD} を 1.4 V に下げする必要があります。
- [2] 内部バス制限から、各ビットは最大 15 mA に、合計パッケージは 150 mA に制限する必要があります。
- [3] $I_{OH} = -25\text{ mA}$ の場合、最小 $V_{OH} = V_{DD} - 0.7\text{ V}$ 、 $V_{DD} = 4.5\text{ V} \sim 5.5\text{ V}$ となります。




図 19. OUT[0:3] 出力等価回路




図 20. OUT[0:3] 入出力等価回路

13. 動的特性

表 43. 動的特性

V_{DD} = 4.5 V から 5.5 V; V_{SS} = 0 V; T_{amb} = -40 °C ~ +85 °C; 他に特に指定ない限り。
 オシレータ周波数 = 1 MHz ± 2 %, 25 °C (図 23 を参照)

シンボル	パラメータ	条件	Standard-model I ² C バス		Fast-mode I ² C バス		Fast-mode Plus I ² C バス		単位	
			最小	最大	最小	最大	最小	最大		
f _{SCL}	SCL クロック周波数	[1]	0	100	0	400	0	1000	kHz	
t _{BUF}	STOP および START 条件間のバスのフリー時間		4.7	-	1.3	-	0.5	-	μs	
t _{HD,STA}	ホールド時間 (Repeated) START 条件		4.0	-	0.6	-	0.26	-	μs	
t _{SU,STA}	Repeated START 条件のセットアップ時間		4.7	-	0.6	-	0.26	-	μs	
t _{SU,STO}	STOP 条件のセットアップ時間		4.0	-	0.6	-	0.26	-	μs	
t _{HD,DAT}	データホールド時間		0	-	0	-	0	-	ns	
t _{VD,ACK}	データ有効アクノリッジ時間	[2]	0.3	3.45	0.1	0.9	0.05	0.45	μs	
t _{VD,DAT}	データ有効時間	[3]	0.3	3.45	0.1	0.9	0.05	0.45	μs	
t _{SU,DAT}	データセットアップ時間		250	-	100	-	50	-	ns	
t _{LOW}	SCL クロックの LOW 期間		4.7	-	1.3	-	0.5	-	μs	
t _{HIGH}	SCL クロックの HIGH 期間		4.0	-	0.6	-	0.26	-	μs	
t _f	SDA シグナルと SCL シグナルの立下り時間	[4][5]	-	300	20 + 0.1C _b [6]	300	-	120	ns	
t _r	SDA シグナルと SCL シグナルの立上り時間		-	1000	20 + 0.1C _b [6]	300	-	120	ns	
t _{SP}	入力フィルタで抑制する必要があるスパイクのパルス幅	[7]	-	50	-	50	-	50	ns	
t _{d(o)}	出力遅延時間	割り込み基準モータ制御レイテンシ	[8]	5.7	7.4	5.7	7.4	5.7	7.4	μs
RESET										
t _{w(rst)}	リセットパルス幅	[9]	1	4	1	4	1	4	μs	
t _{rec(rst)}	リセット復旧時間		-	1	-	1	-	1	ms	

- [1] 最小 SCL クロック周波数はバスタイムアウト機能により制限されます。この機能では、SDA または SCL が最低 25 ms の間 LOW でホールドされた場合に、シリアルバスインターフェースがリセットされます。DC 動作用にバスタイムアウト機能をオフにしてください。
- [2] t_{VD,ACK} = SCL LOW から SDA (out) LOW までのアクノリッジシグナルの時間
- [3] t_{VD,DAT} = SCL LOW に続いて SDA データが有効である最低時間
- [4] SCL 立下りエッジの未定義領域のブリッジングをするため、マスタデバイスは内部的に SDA シグナルへ最低 300ns のホールド時間を提供しなければなりません (SCL シグナルの V_{IL} を参照)。
- [5] SDA および SCL バスラインの最大 t_f は 300 ns に規定。SDA 出カステージの最大立下り時間 (t_f) は 250 ns に規定。これによって、規定されている最大 t_f を超えることなくシリーズ保護抵抗を SDA ピンと SCL ピンおよび SDA/SCL バスラインの間で接続できるようになります。
- [6] C_b = 1 バスラインの合計静電容量 (pF)
- [7] SDA および SCL 入力の入力フィルタによるノイズスパイクの抑制は 50 ns 未満
- [8] いずれかの P[1:0] 入力エッジの変化からモータ制御出力 OUT[3:0] 変化への遅延時間。ティピカル値 = 6.5 μs
- [9] 内部グリッチフィルタは 1 μs 未満のすべての LOW パルスをリジェクトします。チップがリセット条件を保証するためには、システムレベルのリセットパルスは > 4 μs であることが必要です。




図 21. タイミングの定義




図 22. RESET タイミング






図 23. オシレータ周波数 vs. 温度特性

14. テスト情報



15. パッケージ外形

TSSOP16: plastic thin shrink small outline package; 16 leads; body width 4.4 mm

SOT403-1




図 26. SOT403-1 (TSSOP16) パッケージ外形

16. 取扱いに関する情報

すべての入力ピンと出力ピンは、通常の取扱い環境下で ESD（静電放電）から保護されます。取扱いにおいて、JESD625-A または同等の標準の規定にしたがって適切な注意を払うことが必要です。

17. SMD パッケージのはんだ付け

ここでは、複雑なテクノロジーの概略を非常に簡単に説明します。IC のはんだ付けに関する詳細は、アプリケーションノート *AN10365*『*Surface mount reflow soldering description*』を参照してください。

17.1 はんだ付けの概要

はんだ付けは、PCB（プリント基板）にパッケージを固定して電子回路を作成する最も一般的な方法の 1 つです。はんだ付けされた部分は物理的・電氣的の両方で接続されます。すべての IC パッケージに理想的な単一のはんだ付け方法はありません。たとえばウェーブ方式は 1 枚のプリント配線基板にスルーホールと SMD（表面実装デバイス）がある場合に好まれる方法ですが、ファインピッチ SMD に適した方法ではありません。また小型化の進展に伴い使われるようになったリフロー方式は、スモールピッチおよび高密度に適した方法です。

17.2 ウェーブ方式とリフロー方式

ウェーブはんだ付けははんだ浴中の波面に接触通過させてはんだ付けする方法で、次の場合に適しています。

- ・ スルーホールコンポーネント
- ・ PCB 表面に実装するリード SMD またはリードレス SMD

ウェーブ方式ではんだ付けできない SMD もあります。はんだボール付きのパッケージやボディの下にはんだランドがある一部のリードレスパッケージなどは、この方式を適用できません。またリード付き SMD でリードのピッチが 0.6mm より狭いものは、ブリッジの恐れが高まるためウェーブ方式を使えません。

リフロー方式はプリント基板にはんだペーストを印刷し、その上に部品を載せてから熱を加えてはんだを溶かす方法で、リード付きパッケージ、はんだボール付きパッケージ、リードレスパッケージに適用できます。

ウェーブ方式とリフロー方式の両方の主な特性は次のとおりです。

- ・ 基板の仕上げ、はんだマスク、バイアを含む基板の仕様
- ・ はんだシーフおよび方向を含むパッケージのフットプリント
- ・ 湿度に対するパッケージの感度レベル
- ・ パッケージ配置
- ・ 検査および修理
- ・ リードフリーはんだ対 SnPb はんだ

17.3 ウェーブはんだ付け

ウェーブ方式の主な特性は次のとおりです。

- ・ 接着剤およびフラックスの適用、リードのクリンチ、基板の輸送、はんだウェーブパラメータ、コンポーネントをはんだ浴の波面に接触させる時間など、プロセスに関する課題

- ・ 温度および不純物を含むはんだ浴の仕様

17.4 リフロー方式

リフロー方式の主な特性は次のとおりです。

- ・ リードフリー対 SnPb はんだ – 通常、リードフリーのリフロープロセスは SnPb プロセスに比べて最低ピーク温度が高くなるので (図 27 を参照)、プロセスウィンドウが狭くなります。
- ・ 汚れ、リリース、1 枚の基板上に大きさが異なるコンポーネントが混在する場合のプロセスウィンドウの調整などははんだペーストの印刷に関わる課題。
- ・ プリヒート、リフロー (基板をピーク温度まで加熱)、クールダウンを含むリフロー温度プロファイル。高い信頼性ではんだ付けを行うには、ピーク温度を十分高くする必要があります (はんだペースト特性)。同時に、ピーク温度はパッケージか基板またはその両方がダメージを受けないレベルの低さであることも必要です。パッケージのピーク温度はパッケージの厚さと体積に左右されます (表 44 および 45 を参照)。

表 44. SnPb 共晶プロセス (J-STD-020C より)


パッケージの厚さ (mm)	パッケージリフロー温度 (°C)	
	体積 (mm ³)	
	< 350	≥ 350
< 2.5	235	220
≥ 2.5	220	220

表 45. リードフリープロセス (J-STD-020C より)

パッケージの厚さ (mm)	パッケージリフロー温度 (°C)		
	体積 (mm ³)		
	< 350	350 to 2000	> 2000
< 1.6	260	260	260
1.6 to 2.5	260	250	245
> 2.5	250	245	245

パッキングに記載されている湿度感度に関する注意事項を必ず守ることが必要です。

リフローはんだ付けの場合、小型パッケージの方が温度が高くなるという調査結果が出ています (図 27 を参照)。



温度プロファイルの詳細は、アプリケーションノート AN10365『Surface mount reflow soldering description』を参照してください。

18. 略語

表 46. 略語

頭文字	説明
AI	自動増分
CCW	反時計回り、左回り
CDM	Charged-Device Model (デバイス帯電モデル)
CMOS	相補型金属酸化膜半導体
CPU	中央処理装置
CW	時計回り、右回り
DMOS	二重拡散型金属酸化膜半導体
DUT	Device Under Test (テスト中デバイス)
ESD	ElectroStatic Discharge (静電放電)
FET	Field-Effect Transistor (電界効果トランジスタ)
Fm+	Fast-mode Plus
GPIO	汎用入出力
HBM	Human Body Model (人体モデル)
HVAC	暖房、換気、空調
I/O	入力 / 出力
I ² C-bus	Inter-Integrated Circuit バス
IC	集積回路
LED	発光ダイオード
LSB	最下位ビット
NMOS	N型金属参加膜半導体
MSB	最上位ビット
PCB	プリント回路基板

表 46. 略語 *続き*

頭文字	説明
pps	1 秒間あたりパルス数
PWM	パルス幅変調
POR	パワーオンリセット

19. 改訂履歴

表 47. 改訂履歴

文書 ID	発行日	データシートステータス	変更通知	旧版
PCA9629 v.1	20120229	データシート	-	-

20. 法務関連情報

20.1 データシートステータス

文書ステータス ^{[1][2]}	製品ステータス ^[3]	定義
目標 [簡略版] データシート	開発	この文書には、製品開発について客観的な仕様からのデータが含まれています。
準備 [簡略版] データシート	適格性評価	この文書には準備仕様からのデータが含まれています。
製品 [簡略版] データシート	生産	この文書には製品仕様が含まれています。

[1] デザインを開始する前または完了する前に、最新の文書を確認してください。

[2] 簡略版データシートの詳細は下記「定義」を参照してください。

[3] 本文書に記載されているデバイスの製品ステータスは、本文書の発行後に変更されている場合があります。また、複数のデバイスの場合に異なる場合があります。製品のステータスに関する最新情報はインターネットで確認できます (<http://www.nxp.com>)。

20.2 定義

ドラフト — 文書はドラフトバージョンとしての意味しか持たず、その内容は社内でチェック中であるとともに正式な承認が必要であるため、変更されたり追加されたりする場合があります。NXP セミコンダクターズは本文書に含まれている情報の正確性および完全性を主張または保証せず、本文書に含まれている情報を使用したことによって生じた結果に対していかなる責任も負いません。

簡略版データシート — 同じ製品タイプ番号とタイトルの完全版データシートからの抜粋です。簡単な参照用としての役割のみを果たし、完全な詳細情報は含まれていません。完全な詳細情報を網羅している完全版データシートは、お近くの NXP セミコンダクターズ オフィスまでお問い合わせください。完全版と簡略版の間に差異や不一致部分がある場合、完全版データシートが適用されます。

製品仕様 — 製品データシートに記載されている情報とデータは、NXP セミコンダクターズおよび顧客が別途書面で明示的に同意している場合を除き、NXP セミコンダクターズと顧客の間で合意されている製品の仕様を規定します。ただし、NXP セミコンダクターズの製品が製品データシートに記載されている以上の機能および品質を提供するとされている合意はいかなる状況においても無効です。

20.3 免責条項

保証および責任の限度 — NXP セミコンダクターズは本文書内の情報が正確で信頼できるものであると考えていますが、明示的であるか暗示的であるかを問わず、これらの情報の正確性または完全性についていかなる主張または保証もせず、これらの情報を使用したことによって生じた結果に対していかなる責任も負いません。NXP セミコンダクターズは、NXP セミコンダクターズ以外の情報源から提供された本文中の記述について、いかなる責任も負いません。

間接的、偶発的、懲罰的、特別または結果的であるかに関係なくいかなる損害についても、また係る損害が不正行為(過失を含む)、保証、契約または他の法的理論の違反によって生じた場合であっても、NXP セミコンダクターズは一切の責任を負いません。このような損失には収益の逸失、預金の損失、事業の中断、製品の撤去や交換関連するコストまたは再作業費用などが含まれますが、これらだけに限られません。

何らかの理由により顧客が損害を被った場合、本文書に記載されている製品について顧客に対する NXP セミコンダクターズの累積的なすべての責任の上限は、NXP セミコンダクターズの「商業販売条件」の規定に準拠するものとします。

変更の権利 — NXP セミコンダクターズは、本文書で公開されている情報を通知なくいつでも変更する権利を有します。これには仕様および製品の説明が含まれますが、これらだけに限られません。本文書は、本文書の発行前に提供されたすべての情報に優先し、これらに替わるものとなります。

仕様適合性 — NXP セミコンダクターズの製品は人命支援、人命や安全に関わるシステムまたは設備での使用、また NXP セミコンダクターズ製品のエラーまたは不具合が個人の死傷または財産もしくは環境への深刻な損害につながるものが合理的に予測されるアプリケーションに対して適した製品として設計、承認、保証されていません。NXP セミコンダクターズならびにそのサ

プライヤは、このような設備やアプリケーションにおける NXP セミコンダクターズ製品の使用に対していかなる責任も負わず、係る状況での使用に対するリスクは顧客が負うものとします。

アプリケーション — 本文書に記載されているこれらの製品のアプリケーションは説明のみを目的としたものであり、NXP セミコンダクターズはさらなるテストや改修なしに係るアプリケーションが特定の用途に適しているかどうかについていかなる主張も保証しません。

顧客は NXP セミコンダクターズの製品を使用したアプリケーションおよび製品のデザインと作業に対する責任を負い、NXP セミコンダクターズはアプリケーションおよび顧客の製品デザインへの支援に対していかなる責任も負いません。顧客の予定しているアプリケーションと製品、またサードパーティとなる顧客の顧客が予定しているアプリケーションに NXP セミコンダクターズの製品が適しているかどうか、その判断に対する全責任は顧客が負うものとします。係るアプリケーションおよび製品に関連するリスクを最小限に抑えるため、顧客はデザインおよび作業に対して適切な安全対策を講じる必要があります。

NXP セミコンダクターズは、顧客のアプリケーションまたは製品もしくはサードパーティとなる顧客の顧客のアプリケーションまたは使用における欠陥や怠慢に起因するすべての怠慢、損害、コスト、問題に対していかなる責任も負いません。顧客は、顧客またはその顧客のアプリケーションおよび製品の不具合を避けるため、NXP セミコンダクターズの製品を使用したアプリケーションおよび製品について必要なすべてのテストを実施する責任を負います。係る状況について、NXP はいかなる責任も負いません。

絶対最大定格 — 1 つまたは複数の制限値(IEC60134 の絶対最大定格システムに規定)を超えるストレスは、デバイスの恒久的なダメージの原因となります。制限値はストレス定格のみとしての意味を有し、これらの条件下または推奨動作条件のセクション(ある場合)または本文書にある特性の説明に記載されている制限値を超えた(適切な)使用についての保証はありません。制限値で常時動作している場合もしくは制限値での動作が頻繁に繰り返された場合、デバイスの品質と信頼性に永続的で元に戻すことのできない影響を与えます。

商業販売条件 — 書面による有効な個別契約に基づいて合意している場合を除き、NXP セミコンダクターズ製品の商業販売は <http://www.nxp.com/profile/terms> に公開されている条件にしたがって販売されます。個別契約が結ばれた場合は、係る契約の条件のみが適用されます。顧客による NXP セミコンダクターズ製品の購入に関し、顧客が定める一般条件を適用することを NXP セミコンダクターズはここに明示的に拒否します。

販売またはライセンス提供の提案 — 本文書のいかなる部分も、いずれの著作権、特許もしくは他の工業所有権または知的財産権においても、オープンに提供または供与できる製品の販売、ライセンスの譲渡や関与を提案するものとして理解または解釈することはできません。

輸出規制 — 本文書および記載されている項目は、輸出管理法規の適用を受けられる場合があります。輸出に際し、各国規制当局の事前許可が必要な場合があります。

車載環境に対する製品の非適合性 — 特定の NXP セミコンダクターズ製品が車載環境向けの製品であると本データシートに明示的に記述されている場合を除き、本製品は車載環境での使用に適した製品ではありません。本製品は車載環境のテストまたはアプリケーション要件にしたがってテストされていないとともに、これらの要件に対する適合性も持ち合わせていません。車載環境に非適合な製品を車載設備やアプリケーションに含めたり使用したりした場合、NXP セミコンダクターズはいかなる責任も負いません。

顧客が本製品をデザインインに使用し自動車仕様および規格にしたがい車載アプリケーションで使用する場合、顧客は (a) 係る車載アプリケーション、使用、仕様について NXP セミコンダクターズからの本製品に対する保証なしに使用し、(b) NXP セミコンダクターズの仕様に含まれていない車載アプリケーションに本製品を使用した場合、その全責任を負い、(c) NXP セミコンダクターズの標準保証および製品仕様に含まれていない車載アプリケーションでの NXP セミコンダクターズ製品の使用およびデザインによって生じたすべての義務、損害、不具合の生じた製品の賠償請求から NXP セミコンダクターズを完全に保護するものとします。

翻訳 — 本文書の英語以外のバージョン（翻訳版）は参照のみを目的としたものであり、英語版と翻訳版の間に差異があった場合、英語版が適用されます。

20.4 商標

注意：本文書に記載されているすべてのブランド、製品名、サービス名、商標はそれぞれの所有者の知的財産です。

I²C-bus — ロゴは NXP B.V. の商標です。

21. お問い合わせ先

詳細は弊社 Web サイトをご覧ください: <http://www.jp.nxp.com/#/homepage>

お近くのオフィスの住所については電子メールでお問合せください: salesaddresses@nxp.com

22. 目次

1	はじめに	1			
2	特徴およびメリット	1	7.3.13	ステップ数レジスタ	22
3	アプリケーション	2		CCWSCOUNTL, CCWSCOUNTH — 反時計回り	
4	オーダー関連情報	2	7.3.14	ステップ数レジスタ	22
4.1	オーダーオプション情報	2		CWRCOUNTL, CWRCOUNTH — 時計回り回転	
5	ブロック図	3	7.3.15	数レジスタ	22
6	ピンニング情報	4	7.3.16	CCWRCOUNTL, CCWRCOUNTH — 反時計回り	
6.1	ピンニング	4		回転数レジスタ	22
6.2	ピンの説明	4	7.3.17	EXTRASTEPS0, EXTRASTEPS1 — INTP0,	
7	機能説明	5		INTP1 追加ステップカウントコントロールレジ	
7.1	デバイスアドレス	5	7.3.18	スタ	22
7.2	コマンドレジスタ	6	7.3.19	RMPCNTL — ランプコントロールレジスタ	23
7.3	レジスタの定義	6	7.3.19.1	LOOPDLY — ループ遅延タイマーレジスタ	26
7.3.1	MODE — モードレジスタ	8	7.3.19.2	MCNTL — モータ制御レジスタ	27
7.3.1.1	割り込み出力ピンをオフ (ビット 5)	8	7.3.19.3	MCNTL[7]: モータ始動 / 停止	27
7.3.1.2	STOP で変更出力 (ビット 4)	8	7.3.19.4	MCNTL[5]: ハードストップ	28
7.3.2	SUBADR1 から SUBADR3 — I ² C バスサブ			MCNTL[4]: 継続動作	28
	アドレス 1 から 3	9	7.3.19.5	MCNTL[3:2]: ステップまたは回転もしくは	
7.3.3	ALLCALLADR — All Call I ² C バスアドレス	9		両方	28
7.3.4	ウォッチドッグタイマー	10		MCNTL[1:0]: 時計回り (CW) / 反時計回り	
7.3.4.1	WDTOI — ウォッチドッグタイムアウト間隔		7.4	(CCW)	28
	レジスタ	10	7.5	モータコイルの励磁	29
7.3.4.2	WDCNTL — ウォッチドッグコントロール		7.6	パワーオンリセット	29
	レジスタ	11	7.7	RESET 入力	29
7.3.5	GPIO と割り込み	12	7.8	ソフトウェアリセット	30
7.3.5.1	IP — 入力ポートレジスタ	12	7.9	割り込み出力	30
7.3.5.2	INTSTAT — 割り込みステータスレジスタ	12	7.9.1	フェーズシーケンスジェネレータ	31
7.3.5.3	OP — 出力ポートレジスタ	12	7.9.2	単相ドライブ (ウェーブドライブ)	31
7.3.5.4	IOC — I/O 設定レジスタ	13	7.9.3	2相ドライブ	32
7.3.5.5	MSK — マスク割り込みレジスタ	13		ハーフステップドライブ (単相および 2 相が	
7.3.5.6	CLRINT — 割り込みクリアレジスタ	14	8	オン)	32
7.3.5.7	INTMODE — 割り込みモードレジスタ	14		I ² C バスの特性	34
7.3.6	割り込み基準モータ制御	15	8.1	ビット伝送	34
7.3.6.1	INT_ACT_SETUP — 割り込みアクション設定		8.1.1	START 条件および STOP 条件	34
	コントロールレジスタ	16	8.2	システムコンフィギュレーション	34
7.3.6.2	INT_MTR_SETUP — 割り込みモータ設定コン		8.3	アクノリッジ	35
	トロールレジスタ	16	9	バストランザクション	35
7.3.6.3	INT_ES_SETUP — 割り込み追加ステップ設定		10	アプリケーション デザインイン情報	36
	コントロールレジスタ	17	10.1	ステップモータコイルドライバに関する考慮	
7.3.6.4	INT_AUTO_CLR — 割り込み自動クリアレジ		10.2	点	36
	スタ	17	10.3	P0 から P3 の GPIO ピンを入力として使用する	
7.3.7	SETMODE — STOP 時出力カステートコント			際の考慮点	37
	ロールレジスタ	19	11	ランプコントロール、割り込み基準制御、	
7.3.8	PHCNTL — 相コントロールレジスタ	19		ルール遅延、ハードストップの優先度	37
7.3.9	SROTNL, SROTNH — ステップ / 回転レジ		12	絶対最大定格	38
	スタ	19	13	電气的特性	38
7.3.10	CWPWL, CWPWH — 時計回り (右回り)		14	動的特性	40
	ステップパルス幅レジスタ	20	15	テスト情報	42
7.3.11	CCWPWL, CCWPWH — 反時計回り (左回り)		16	パッケージ外形	43
	ステップパルス幅レジスタ	21	17	取扱いに関する情報	44
7.3.12	CWSCOUNTL, CWSCOUNTH — 時計回り			SMD パッケージのはんだ付け	44

continued >>

17.1	はんだ付けの概要.....	44
17.2	ウェーブ方式とリフロー方式.....	44
17.3	ウェーブはんだ付け.....	44
17.4	リフロー方式.....	45
18	略語.....	46
19	改訂履歴.....	47
20	法務関連情報.....	48
20.1	データシートステータス.....	48
20.2	定義.....	48
20.3	免責条項.....	48
20.4	商標.....	49
21	お問合せ先.....	49
22	目次.....	50

Please be aware that important notices concerning this document and the product(s) described herein, have been included in section 'Legal information'.

© NXP B.V. 2012.

All rights reserved.

For more information, please visit: <http://www.nxp.com>

For sales office addresses, please send an email to: salesaddresses@nxp.com

Date of release: 2012 年 11 月 7 日

Document identifier: PCA9629