KE17ZDTSIUG

KE17Z双触摸感应接口 (TSI) 用户指南

第2版-2024年5月7日

用户指南

文档信息

信息	内容
关键字	KE17ZDTSIUG、KE17Z、KE1xZ、TSI、触摸、触摸感应、触摸电极、触摸板
摘要	触摸感应接口 (TSI) 提供对电容式触摸传感器的触摸感应检测。




1 介绍

触摸感应接口 (TSI) 提供对电容式触摸传感器的触摸感应检测。外部电容式触摸传感器通常位于PCB板上。传感器电极通过器件中的I/O引脚连接到TSI输入通道。

1.1 KE1xZ系列支持的TSI模块数量

图1展示了根据支持的TSI模块数量划分的KE1xZ系列产品类别。

- KEI7Z系列包括频率最高为96MHz的KEI7Z512系列和频率最高为72MHz的KEI7Z256系列。在KEI7Z系列中, KEI7Z系列支持两个TSI模块,KEI3Z系列支持一个TSI模块,而KEI2Z系列不支持TSI模块。
- 在KEI5Z和KEI6Z系列中,KEI5Z256/128、KEI6Z64/32和KEI5Z64/32系列的型号支持一个TSI模块,而KEI4Z 系列的各型号不支持TSI模块。



1.2 KE17Z的双TSI

1.2.1 KE17Z的双TSI特性

KE17Z微控制器 (MCU) 有两个TSI模块。它支持两种触摸感应模式: 自电容模式 (也称为自容) 和互电容模式 (也称为互容)。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

KE17Z MCU的双TSI技术支持多达50个触摸通道。两个TSI模块不仅增加了触摸电极的数量,还可并行工作以提高触摸电极的扫描效率并节省扫描时间。

为了增强对液体的耐受性并提高驱动能力,每个TSI模块有三个屏蔽通道,自电容模式下支持最多25个触摸通道, 互电容模式下支持最多6×6个触摸通道。可以在同一个PCB板上组合使用上述两种方法,但只有较低的12个TSI通 道(即TSI[0:11])可以用于互电容模式。

注: 在互电容模式下,TSI[0:5]是TSI的发送(TX)引脚,而TSI[6:11]是TSI的接收(RX)引脚。

- 在自电容模式下, 开发人员可以使用这50个通道来设计50 (25×2) 个触摸电极。
- 在互电容模式下, 触摸电极的数量可以扩展至最多72 (6×6×2) 个。

在某些场景下,例如带有触摸控制功能的多头电磁炉或触摸键盘,MCU可以支持最多98个触摸电极的触摸屏设计(26个电极使用自电容通道 + 72个电极使用互电容通道)。

1.2.2 KE17Z512和KE17Z256/128在TSI模块方面的差异

KE17Z512和KE17Z256/128都支持双TSI模块。为了提高屏蔽驱动强度,KE17Z512系列的TSI IP进行了升级,通过使用屏蔽复用功能增强了屏蔽通道的驱动强度并增加了屏蔽通道的数量。

表I对KEI7Z512系列和KEI7Z256系列之间的屏蔽功能进行了对比。

表1. KE17Z512系列与KE17Z256/128系列的屏蔽功能对比

屏蔽通道功能	KE17Z512	KE17Z256/128
灵活的屏蔽通道	每个TSI通道都可以配置为屏蔽通道。	
支持更多的TSI屏蔽通道	每个TSI最多支持25个屏蔽通道。	每个TSI模块最多有三个普通的驱动屏蔽通道。
增强的TSI屏蔽通道	四个TSI屏蔽通道的屏蔽驱动强度与其他屏蔽 通道相比增强了四倍。	这三个通道是灵活且可配置的。

1.2.3 KE17Z双TSI型号的特性

表2. KE17Z双TSI型号的特性

特性	KE17Z系列TSI
工作电压	2.7V - 5.5V
功能时钟源	TSI内部生成
功能时钟频率范围	37KHz - 10MHz
感应模式	• 自电容模式:
	- 基本自电容模式
	- 灵敏度提升模式
	- 降噪模式
	• 互电容模式:
	- 基本互电容模式
	- 灵敏度提升模式
TSI通道	最多50个通道 (TSIO, TSII)
触摸通道分配	• 自电容模式: TSI[0:24]

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

表2. KE17Z双TSI型号的特性(续)

特性	KE17Z系列TSI
	• 互电容模式: Tx[0:5], Rx[6:12]
触摸电极支持	• 自电容电极: 最多50 (25+25) 个
	• 互电容电极: 最多72 (6×6+6×6) 个
	• 总计: 最多98个
 屏蔽通道	• KE17Z512:
	- 每个触摸通道均可配置为屏蔽通道,每个TSI模块最多25个屏蔽通道。
	- 每个TSI支持四个增强的屏蔽通道: CH4、CH12、CH21、CH24
	• KE17Z256/128:
	- 每个TSI支持三个屏蔽通道: CH4、CH12、CH21
触发源支持	• 通过写入GENCS[SWTS]位进行软件触发。
	• 通过INPUTMUX进行硬件触发
中断支持	扫描结束中断,超出范围中断
低功耗支持	STOP模式,VLPS模式:当GENCS[STPE]设置为I时正常运行
低功耗唤醒	每个TSI通道都可以将MCU从低功耗模式中唤醒
DMA支持	超出范围事件或扫描结束事件可以触发DMA传输
硬件噪声滤波器	SSC可以减少频率噪声并提高信噪比。 (PRBS模式,双向计数器模式)
IEC 61000 -4-6	已通过3V/10V级别测试

1.3 支持TSI模块的KE1xZ型号

本章列出了所有支持TSI模块的KElxZ型号,供用户查阅。

1.3.1 支持双TSI模块的KE17Z型号

表3列出了不同KE17Z型号对应的TSI通道数量。这些型号均支持双TSI模块。

表3. 支持双TSI模块的KE17Z型号

产品	频率	内存		封装		IO和ADC通	道		НМІ
型号	MHz	闪存 (kB)	SRAM (kB)	引脚数	封装	GPIO	GPIO (INT/HD)	ADC通道	TSI [数量, 通道]
MKE17 Z512VLL9	96	512	96	100	LQFP	89	89/8	24	2, 50 ch
MKE17 Z512VLH9	96	512	96	64	LQFP	58	58/8	24	2, 50 ch
MKE17 Z256VLL7	72	256	48	100	LQFP	89	89/8	16	2, 50 ch
MKE17 Z256VLH7	72	256	48	64	LQFP	58	58/8	16	2, 47 ch
MKE17 Z256VLF7	72	256	48	48	LQFP	42	42/6	11	2, 31 ch

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

表3. 支持双TSI模块的KE17Z型号(续)

产品	频率	内存		封装		IO和ADC通	道		нмі
型号	MHz	闪存 (kB)	SRAM (kB)	引脚数	封装	GPIO	GPIO (INT/HD)	ADC通道	TSI [数量, 通道]
MKE17 Z128VLL7	72	128	32	100	LQFP	89	89/8	16	2, 50 ch
MKE17 Z128VLH7	72	128	32	64	LQFP	58	58/8	16	2, 47 ch
MKE17 Z128VLF7	72	128	32	48	LQFP	42	42/6	11	2, 31 ch

1.3.2 支持一个TSI模块的KE1xZ型号

表4至表6列出了KE13Z、KE15Z256/128、KE16Z64/32和KE15Z64/32系列的不同型号对应的TSI通道数量。这些型号都支持一个TSI模块。

表4. 支持一个TSI模块的KE13Z型号

产品	频率	内存		封装		IO和ADC通	道		НМІ
型号	MHz	闪存 (kB)	SRAM (kB)	引脚数	封装	GPIO	GPIO (INT/HD)	ADC通道	TSI [数量, 通道]
MKE13 Z512VLL9	96	512	96	100	LQFP	89	89/8	24	1, 25 ch
MKE13 Z512VLH9	96	512	96	64	LQFP	58	58/8	24	1, 22 ch
MKE13 Z256VLL7	72	256	48	100	LQFP	89	89/8	16	1, 25 ch
MKE13 Z256VLH7	72	256	48	64	LQFP	58	58/8	16	1, 22 ch
MKE13 Z256VLF7	72	256	48	48	LQFP	42	42/6	11	1, 15 ch
MKE13 Z128VLL7	72	128	32	100	LQFP	89	89/8	16	1, 25 ch
MKE13 Z128VLH7	72	128	32	64	LQFP	58	58/8	16	1, 22 ch
MKE13 Z128VLF7	72	128	32	48	LQFP	42	42/6	11	1, 15 ch

表5. 支持一个TSI模块的KE15Z256/128型号

产品	频率	内存			封装		IO和ADCi	通道		нмі
型号	MHz	闪存 (kB)	(PD)	Flex NVM/ FlexRAM (KB)	引脚数	封装	GPIO	GPIOs (INT/HD)	ADC通道	TSI [数量, 通道]
MKE15 Z256 VLL7	72	256	32	32/2	100	LQFP	89	89/8	16+12	1, 25 ch
MKE15 Z256 VLH7	72	256	32	32/2	64	LQFP	58	58/8	16+11	1, 22 ch
MKE15 Z128 VLL7	72	128	16	32/2	100	LQFP	89	89/8	16+12	1, 25 ch
MKE15 Z128 VLH7	72	128	16	32/2	64	LQFP	58	58/8	16+11	1, 22 ch

表6. 支持一个TSI模块的KE16Z64/32和KE15Z64/32系列型号

产品	频率	内存		封装		IO和ADC通	道		НМІ
型 号	MHz	闪存 (kB)	SRAM (kB)	引脚数	封装	GPIO	GPIO (INT/HD)	ADC通道	TSI [数量, 通道]
MKE16 Z64VLF4	48	64	8	48	LQFP	42	42/6	12	1, 25 ch
MKE16 Z64VLD4	48	64	8	44	LQFP	38	38/6	12	1, 22 ch
MKE15 Z64VLF4	48	64	8	48	LQFP	42	42/6	12	1, 25 ch
MKE15 Z64VLD4	48	64	8	44	LQFP	38	38/6	12	1, 22 ch
MKE16 Z32VLF4	48	32	4	48	LQFP	42	42/6	12	1, 25 ch
MKE16 Z32VLD4	48	32	4	44	LQFP	38	38/6	12	1, 22 ch
MKE15 Z32VLF4	48	32	4	48	LQFP	42	42/6	12	1, 25 ch
MKE15 Z32VLD4	48	32	4	44	LQFP	38	38/6	12	1, 22 ch
MKE15 Z64VFP4	48	64	8	40	QFN	36	36/4	11	1, 23 ch
MKE15 Z32VFP4	48	32	4	40	QFN	36	36/4	11	1, 23 ch

1.4 KEIxZ系列的TSI模块对比

表7所示为每个KE1xZ型号的详细TSI通道配置,可以帮助用户为其触摸应用设计选择合适的产品型号。

表7. 不同封装的KEIxZ TSI通道

		KE17Z系列 (最)	大512 kB闪存))		KE17Z系列(最大256 kB	9存)				KE15Z (最大 256 kB闪存)	KE16Z系列	(最大64 kB闪	存)
TSI模块	数量	2		1		2			1			1	1		
封装		KE17 Z512 100LQFP	KE17 Z512 64LQFP	KE13 Z512 100LQFP	KE13 Z512 64LQFP	KE17Z 100LQFP	KE17Z 64LQFP	KE17Z 48LQFP	KE13Z 100LQFP	KE13Z 64LQFP	KE13Z 48LQFP	KE15Z 100/64 LQFP	KE16Z/ KE15Z 48LQFP	KE16Z/ KE15Z 44LQFP	KE15Z 40QFN
型号		MKE17 Z512 VLL9	MKE17 Z512 VLH9	MKE13 Z512 VLL9	MKE13 Z512 VLH9	MKE17 Z256 VLL7 MKE17 Z128 VLL7	VLH7 MKE17		MKE13 Z256 VLL7 MKE13 Z128 VLL7	1	MKE13 Z256 VLF7 MKE13 Z128 VLF7	MKE15Z256 VLL7 MKE15 Z128VLL7 MKE15Z256 VLH7 MKE15 Z128VLH7	MKE16 Z64VLF4 MKE15 Z64VLF4 MKE16 Z32VLF4 MKE15 Z32VLF4	MKE16 Z64VLD4 MKE15 Z64VLD4 MKE16 Z32VLD4 MKE15 Z32VLD4	MKE15 Z64VFP4 MKE15 Z32VFP4
频率		96 MHz	96 MHz	96 MHz	96 MHz	72 MHz	72 MHz	72 MHz	72 MHz	72 MHz	72 MHz	72 MHz	48 MHz	48 MHz	48 MHz
闪存		512 kB	512 kB	512 kB	512 kB	256 KB/ 128 KB	256 KB/ 128 KB	256 KB/ 128 KB	256 KB/ 128 KB	256 KB/ 128 KB	256 KB/ 128 KB	256 KB/128 KB	64 KB/ 32 KB	64 KB/ 32 KB	64 KB/ 32 KB
支持的最 按键数	最大	98	95	49	46	98	95	39	49	46	19	49	49	33	47
总TSI	自电容模式	50-ch (TSI0:25- ch, TSII:25- ch)	47-ch (TSI0:22- ch, TSII:25- ch)	25-ch (TSI0:25- ch)	22-ch (TSI0:22- ch)	50-ch (TSI0:25- ch, TSI1:25- ch)	47-ch (TSI0:22- ch, TSI1:25- ch)	31-ch (TSI0:15- ch, TSI1:16- ch)	25-ch (TSI0:25- ch)	22-ch (TSI0:22- ch)	15-ch (TSI0:15- ch)	25-ch (TSI0:25- ch)	25-ch (TSI0:25- ch)	22-ch (TSI0:22- ch)	23-ch (TSI0:23- ch)
	互电容 模式	24-ch (TSI0:TX/6- ch, RX/6- ch; TSII:TX/6- ch, RX/6- ch)	24-ch (TSI0:TX/6 -ch, RX/6-ch; TSII:TX/6- ch, RX/6- ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)	24-ch (TSI0:TX/6 -ch, RX/6-ch; TSII:TX/6- ch, RX/6- ch)	-ch, RX/6-ch; TSI1:TX/6-	16-ch (TSI0:TX/2 -ch, RX/6-ch; TSI1:TX/6- ch, RX/2- ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)	8-ch (TSI0:TX/2 -ch, RX/6-ch)	12-ch (TSI0: TX/6-ch, RX/6- ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)	9-ch (TSI0:TX/4 -ch, RX/5-ch)	12-ch (TSI0:TX/6 -ch, RX/6-ch)


表7. 不同封装的KElxZ TSI通道(续)

		KE17Z系列	(最大512 kB闪]存)		KE17Z系列	(最大256 kB)	闪存)				KE15Z (最大 256 kB闪存)	KE16Z系列	(最大64 kB闪	序)
TSI0	自电容通道	25-ch TSI0[0:24]	22-ch TSI0[0:12], [16:24]	25-ch TSI0[0:24]	22-ch TSI0[0:12], [16:24]	25-ch TSI0[0:24]	22-ch TSI0[0:12], [16:24]	15-ch TSI0[0-1, 6-12, 16-18, 22-24]	25-ch TSI0[0:24]	22-ch TSI0[0:12], [16:24]	15-ch TSI0[0-1, 6-12, 16-18, 22-24]	25-ch TSI0[0:24]	25-ch TSI0[0:24]	22-ch TSI0[0:1, 4:10, 12:24]	23-ch TSI0[0:18, 20:23]
	互电容通道	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:1], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:1], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:1, 4:5], RX[6:10]	TX[0:5], RX[6:11]
		多至25个 屏蔽通: CH4、 CH12、 CH21、 CH24是首相 比进行了增 强的TSI通 道。	多至22个 屏蔽通: CH4、 CH12、 CH21、 CH24是与 其他通行了增 强的TSI通 道。	多至25个 屏蔽通: CH4、 CH12、 CH21、 CH24是与 其他通行了增 强的TSI通 道。	多至22个 屏蔽通道: CH4、 CH12、 CH21、 CH24是与 其他通道了增 强的TSI通 道。	3个屏蔽 通道: CH4、 CH12、 CH21	3个屏蔽 通道: CH4、 CH12、 CH21	1个屏蔽 通道: CHI2	3个屏蔽 通道: CH4、 CH12、 CH21	3个屏蔽 通道: CH4、 CH12、 CH21	1个屏蔽 通道: CHI2	1个屏蔽通道: CHI2	1个屏蔽 通道: CHI2	1个屏蔽 通道: CHI2	1个屏蔽 通道: CH12
	备注		无CHI3、 CHI4、 CHI5		无CH13、 CH14、 CH15		ECH13, CH14, CH15	无CH2、 CH3、 CH4、 CH5、 CH13、 CH14、 CH15、 CH19、 CH20、 CH21		无CH13、 CH14、 CH15	无CH2、 CH3、 CH4、 CH5、 CH13、 CH14、 CH15、 CH19、 CH20、 CH21			无CH2、 CH3、 CHII	无CH19、 CH24
TSII	自电容通道	25-ch TSI0[0:24]	25-ch TSII[0:24]	不可用	不可用	25-ch TSII[0:24]	25-ch TSII[0:24]	16-ch TSI1[0-7, 11-12, 15-18, 23-24]				不可用	不可用	不可用	不可用


表7. 不同封装的KEIxZ TSI通道(续)


	KE17Z系列	(最大512 kB闪存)	KE17Z系列	(最大256 k	B闪存)		KE15Z (最大 256 kB闪存)	KE16Z系列	KE16Z系列 (最大64 kB闪存)		
互电容 通道	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[6:11]	TX[0:5], RX[7,11]						
屏蔽通道	多至25个	多至25个	3个屏蔽	3个屏蔽	2个屏蔽						
	屏蔽通道:	屏蔽通道:	通道:	通道:	通道:						
	CH4、	CH4、	CH4、	CH4、	CH4、						
	CH12、	CH12、	CH12、	CH12、	CH12						
	CH21,	CH21,	CH21	CH21							
	CH24是与	CH24是与									
	其他通道	其他通道									
	相比进行	相比进行									
	了增强的	了增强的									
	TSI通道。	TSI通道。									
备注					无CH8、						
					CH9、						
					CH10						
					CH13,						
					CH14、						
					CH19\						
					CH20,						
					CH21,						
					CH22						
手册	KE1xZP100M	196SF0	 KE1xZP100N	172SF1				KE1xZP100 M72SF0	KElxZP48M	48SF0	


图2所示为KE17Z的三种封装的双TSI通道分配情况。与KE17Z 100LQFP相比,KE17Z 64LQFP不支持黄色标记的TSI通道。KE17Z 48LQFP不支持黄色和红色标记的TSI通道。



F对于采用100LQFP、64LQFP和48LQFP封装的KE17Z,其引脚分配与KE15Z兼容。即GPIO引脚的数量和位置是相同的。但KE17Z的TSI通道分配与KE15Z不同。要将触摸代码从KE15Z迁移到KE17Z,请参见图3、图4和图5中的TSI通道分配。有关迁移的更多详细信息,请参阅《从KE15Z256到KE17Z256的迁移指南》(文档ANI3429)和《从MT256P到MT512X的迁移指南》(文档ANI4202)。







1.5 KE17Z带双TSI的评估板

X-KE17Z-TSI-EVB是一个触摸感应参考设计,包括基于恩智浦5V强健型KE17Z MCU的多种触摸模式。带有双TSI模块,支持多达50个触摸通道,所有这些都在开发板上进行了展示。





图6. X-KE17Z-TSI-EVB, KE17Z带双TSI的评估板

2 TSI自电容模式的介绍

自电容传感器和互电容传感器的传感器结构及电场分布有所不同。

2.1 自电容触摸传感器



在自电容模式下,TSI仅需要每个触摸传感器分配一个引脚。如图7所示,电极与系统地线之间存在电容。触摸会通过人体改变电场,并产生额外的电容。

自电容触摸传感器的结构如下:

- Cs: 固有自电容。通常为10 50pF。
- ΔCs: 触摸产生的自电容。通常为0.3 2pF。
- 传感器灵敏度: ΔCs/Cs。通常为1 10%。

2.2 自电容感应模式

自电容感应模式有三种:


- 基本自电容模式
- 降噪模式
- 灵敏度提升模式


降噪模式和灵敏度提升模式不能同时启用。下面分别介绍了这三种模式。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

2.2.1 基本自电容感应模式





在TSI IP模块内部,TSI扫描由非重叠时钟ph1/ph2和跨导放大器操作。

在TSI扫描模块中,有两个分别由ph1和ph2控制的阶段:

- 采样阶段: 开关phl控制采样阶段。当phl导通时,外部触摸电极Cx由vdd3v充电。
- 充电阶段: 开关**ph2**控制充电阶段。当ph1关断然后ph2导通时, 电容C_x上的电荷流向内部集成电容Ci, 从而产生平均电流l_{cx}。

通过跨导放大器,l_{ox}被放大,以对Ci充电,且Ci上的电压V_o;斜坡上升。比较器会检测V_oi,当V_o;大于预设的V_o时,C_i放电至负参考电压V_m。然后继续下一个扫描周期。

数字SINC滤波器控制扫描周期。数字SINC滤波器是一种数字抽取滤波器,用于滤除来自EMC的低频噪声。数字SINC检测并累积每个周期内Vci上升步骤的滤波器计数。数字SINC滤波器输出总计数值,该计数值可从TSIx DATA[TSICNT]中读取。该软件使用这些计数值来检测触摸。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

当进行触摸时,输入电容Cx增加。Ci的充电电流变大,然后Vci上升的步数减少。数字SINC滤波器的输出计数值减少,因此TSIx DATA[TSICNT]的值下降。

2.2.2 自电容感应的降噪模式

如果触摸传感器遇到强烈的低频噪声,可以通过设置TSIx MODE[S NOISE]来激活降噪模式。

在降噪模式下, vdd3v和vddlv (1.2V) 是双采样电压。降噪架构存在两个阶段:

- 当vdd3v导通且vddlv关断时,是Ci的充电阶段
- 当vdd3v关断且vddlv导通时,是Ci的放电阶段

两个开关时钟周期需要进行两次采样,其中包括充电阶段(采样vdd3v)和放电阶段(采样vddlv)。C的输入电流等于充电阶段的电流减去放电阶段的电流。在每个第二阶段结束时,低频噪声被滤除。在长积分周期内,可以消除噪声引起的误差。

2.2.3 自电容感应的灵敏度提升模式

寄生电容越大, 灵敏度越低, 而低灵敏度会导致触摸事件的识别困难。例如, 当触摸覆盖层很厚时, 就很难正确检测到一个触摸事件。


为了提高灵敏度,可以通过以虚拟方式移除部分寄生电容来实现灵敏度提升功能。因此,启用灵敏度提升模式后,在覆盖层较厚的情况下也能正常检测到触摸操作。

注: 要移除的电容不能配置为大于触摸键的固有电容,否则会导致灵敏度失效。

2.3 时钟的生成

时钟的生成决定了TSI的扫描速度。TSI的最大频率约为10MHz。

TSI模块仅由主时钟驱动,该时钟由TSI模块自身生成,无需任何其他的外部时钟源。主时钟有四个频率范围。可分频为开关时钟,用于控制ph1/ph2的开关速度,最终决定总体的扫描时间,如图10所示。



- 当SSC_MODE = 10b时,开关时钟直接从主时钟分频,作为基本时钟生成。
- 当SSC_MODE = 00b/01b时,开关时钟从SSC模块生成,作为高级时钟生成。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

2.3.1 基本时钟生成

当TSIx_SSC0[SSC_MODE] = 10b时,基本时钟生成如公式1所示。

Switching Clock =
$$\frac{Main\ Clock}{SSC\ PRESCALE\ NUM\ +\ 1}$$
 \times $\frac{1}{2}$ (1)

表8. 主时钟设置

寄存器	取值	主时钟 (MHz)
	00	20.72
TSI_MODE[SETCLK]	01	16.65
ISI_MODE[SETCLK]	10	13.87
	11	11.91

表9. 分频器设置

寄存器	取值	SSC_PRESCALE_NUM + 1
	00000000	分频系数为1
TSI_SSC0.SSC_PRESCALE_NUM[7:0]	00000001	分频系数为2
TSI_SSCU.SSC_PRESCALE_NOM[7.0]		
	11111111	分频系数为256

以下是一个基本时钟生成的示例,主时钟为16.65MHz,分频系数为16,开关时钟的结果为1.04MHz。

要使用频率为IMHz的无SSC开关时钟,

- 将SETCLK < 1:0 > 设置为**01b**,以获得主时钟 = 16.65MHz。
- 将SSC_MODE<1:0>设置为10b,以禁用SSC功能。
- 将SSC_PRESCALE_NUM<7:0>设置为**00000111b**,以获得8分频。当禁用SSC模式时,频率为 **主时钟/[(SSC_PRESCALE_NUM+1) * 2]**。
- TSIx_SSC0、TSIx_SSC1和TSIx_SSC2中的其他寄存器保持为默认值。

Switching Clock =
$$\frac{Main\ Clock}{Divider}$$
 × $\frac{1}{2}$ = $\frac{16.65\ MHz}{8}$ × $\frac{1}{2}$ = 1.04 MHz


2.3.2 高级时钟的生成, 展频时钟

展频时钟 (SSC) 可提高对射频干扰的抗扰能力并分散电磁辐射。

当启用SSC (TSIx_SSC0[SSC_MODE] = 00/01b) 时,开关时钟由SSC模块生成,而不是直接分频主时钟。 在自电容模式下,改变SSC的充电时间不会影响最终的扫描结果。但当改变开关时钟频率时会改变总扫描时间。 如果启用了SSC模式,则开关时钟生成的时序如图11所示。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。



如图11所示,t1和t2决定SSC输出1的周期,而t3决定SSC输出0的周期。

公式3显示了高级时钟的生成,即当TSIx_SSC0[SSC_MODE] = 00/01b时启用SSC。

Switching Clock =
$$\frac{Main\ Clock}{\left(SSC_PRESCALE_NUM + 1\right) \times [t1+t2+t3]}$$
 (3)

- 当TSIx_SSC0[SSC_MODE] = 00b时, t2可以是随机的 (PRBS)。
- 当TSIX_SSC0[SSC_MODE] = 01b时, t2的范围可以在TSIX_SSC2[MOVE_NOCHARGE_MIN]到 TSIX_SSC2[MOVE_NOCHARGE_MAX]内。

开关时钟的生成包括:

• 通过将TSI_SSC0[SSC_MODE]设置为00,可使用伪随机二进制序列(PRBS)的方法将开关时钟生成为伪随机时钟。t2配置为随机宽度。

表10. TSI_SSC0[SSC_MODE] = 00, PRBS模式

变量	寄存器	时钟周期	说明
t1	TSIX_SSC0[BASE_NOCHARGE_NUM]	1 - 16	SSCHighWidth
t2	TSIx_SSC0[PRBS_OUTSEL]	2 - 15	SSCHighRandomWidth
t3	TSIX_SSC0[CHARGE_NUM]	1 - 16	SSCLowWidth

• 通过将TSI_SSC0[SSC_MODE]设置为01,可使用可配置的双向计数器方法生成开关时钟。t2的范围受TSI SSC2[MOVE NOCHARGE MIN]和TSI SSC2[MOVE NOCHARGE MAX]限制。

表11. TSI_SSC0[SSC_MODE] = 01, 双向计数器模式

变量	寄存器	时钟周期	说明
tl	TSI_SSC0[BASE_NOCHARGE_NUM]	1 - 16	SSCHighWidth
t2	TSI_SSC2[MOVE_NOCHARGE_MIN] TSI_ SSC2[MOVE_NOCHARGE_MAX]	MAX-MIN	SSCHighCounterWidth
t3	TSI_SSC0[CHARGE_NUM]	1 ~ 16	SSCLowWidth

以下是一个高级时钟生成的示例。

要使用中心频率为IMHz的PRBS模式SSC开关时钟:

- 将SETCLK<1:0>设置为**01b**,以获得主时钟为16.65MHz。
- 将SSC PRESCALE NUM<7:0>设置为Ob,以获得I分频。分频后的主时钟为16.65MHz。
- 将SSC_MODE<1:0>设置为**00b**,以启用PRBS SSC模式。SSC t2是随机的。
- 将BASE_NOCHARGE_NUM<3:0>设置为0100b,以设置t1 = 5。SSC输出位l的周期的基本长度为分频主时钟的 5个时钟周期。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

- 将PRBS_OUTSEL<3:0>设置为**0110b**,以将t2范围设置为1至6。t2的平均值为3.5。t2是SSC输出位1的周期的随机长度。它是分频主时钟的3.5个时钟周期。
- 将CHARGE NUM<3:0>设置为0110b,以设置t3=7。SSC输出位1的周期的基本长度为分频主时钟的7个时钟周期。
- TSIx SSCO、TSIx SSC1和TSIx SSC2中的其他寄存器保持为默认值。
- 然后,开关时钟 = 16.65MHz/[(5+3.5+7)*(0+1)] = 1.074MHz。开关时钟是展频脉冲。

$$Switching\ Clock = \frac{Main\ Clock}{(SSC_PRESCALE_NUM + 1) (SSCHighWidth(t1) + SSCHighRandomWidth(t2) + SSCLowWidth(t3))} = \frac{16.65MHz}{(0+1) (5+3.5+7)} = 1.074MHz \tag{4}$$


2.4 TSI扫描时间和扫描结果的累加

TSI支持每个通道的多次扫描。也就是说,为了获得更高的信噪比(SNR)和分辨率,TSI执行多次扫描。最终的扫描结果以NSTEP乘以扫描次数的形式累加在TSI_DATA[TSICNT]计数器中,扫描时间是单次TSI扫描时间的倍数。 **注**:

随着抽取率 (Decimation) 的提高,扫描次数就会增加。结果是TSI计数器的累加时间更长,分辨率更高。 如果**阶数 (Order)** 大于则TSI实际执行的扫描次数小于硬件计算的扫描次数。这有利于获得更高的分辨率。

2.4.1 TSI单次扫描的过程

<u>图12</u>所示为单步电压(Vci)从Vm达到比较器的阈值Vp的过程。如果Vci达到阈值Vp,则电压VCI将被放电至Vm以进行下一次扫描。单步电压(Vci)取决于触摸传感器和IP配置。



1. 在基本自电容模式下计算NSTEP。

公式5是自电容模式的基本公式。NSTEP是自电容模式下TSI单次扫描的Vci步数。

$$NSTEP = \frac{Ci\times(Vp-Vm)}{vdd3v\times Cs\times S_XIN\times S_XCH}$$
 (5)

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

公式6是计算扫描时间的基本公式。Tnstep是自电容模式下进行TSI单次扫描的时间消耗。

$$Tnstep = NSTEP \times \frac{1}{FsW}$$
 (6)

- Ci: 典型值为90pF。TSI模块内部的集成电容。
- Vdd3v: 典型值为3.3V。PMC内部稳压器生成模拟电源电压。
- V_p, V_m: 可配置的双参考电压,可通过TSIx_GENCS[DVOLT]进行配置。
- S_XIN, S_XCH: 可配置的模拟前端参数,通过TSIx_MODE[S_XIN]和TSIx_MODE[S_XCH]配置。
- Fsw: 可配置的开关时钟频率。
- Cs: 触摸传感器的自电容。
- 2. 公式7是启用降噪模式时计算NSTEP的新公式。

$$NSTEP = \frac{2 \times Ci \times (Vp-Vm)}{(vdd3v-vddlv) \times Cs \times S_XIN \times S_XCH}$$
 (7)

Vddlv:内部电源电压。典型值为1.2V。

3. 计算在基本自电容模式下的NSTEP。

TSI自电容模式通过移除外部固有电容来实现灵敏度提升。要移除的电容值范围为2.5pF到20pF,可在寄存器 TSI MODE [S CTRIM]中配置。

例如,假设触摸电极的固有电容为20pF(可通过NSTEP公式计算),将S_CTRIM值设置为5.0pF可使有效固有电容变为l5pF。由于触摸键的固有灵敏度由ΔCs/Cs决定,因此固有电容越小,触摸响应就越灵敏。启用此种灵敏度提升功能后,灵敏度可以提高到ΔCs/(Cs-S_CTRIM*(S_XDN/S_XCH))。


在自电容模式下,灵敏度提升功能可以通过设置TSI_MODE[S_SEN]来激活。公式8是在灵敏度提升功能启用时计算NSTEP的新公式。

$$NESTP = \frac{Ci \times (Vp - Vm)}{vdd3v \times (Cs - S_CTRIM \times (S_XDN/S_XCH)) \times S_XIN \times S_XCH}$$
(8)

- S CTRIM: 可配置的要移除的电容。
- S XDN/S XCH: 可配置的电容倍增器。
- 要移除的实际电容为S_CTRIM × (S_XDN/S_XCH)。

2.4.2 自电容模式下的TSI多轮扫描

为了最大限度地减小单次扫描的噪声偏差,TSI支持对每个通道进行多次扫描。即从触发到扫描结束,TSI多次执行单个扫描操作。



KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

每次触发TSI时,可以在TSI内部执行多次扫描。扫描轮次由寄存器(TSI_SINC[DECIMATION]、[ORDER]和 [CUTOFF]) 设置,范围为从1至32²。当TSI_SINC[DECIMATION]设置为0 (仅执行一次扫描)时,将进行单次扫描。

16位计数器将所有扫描结果累加,直至扫描次数达到预定义的次数。要获得最终的扫描结果,请读取TSI DATA[TSICNT]。

扫描次数有两种:

- 用数字计算以累加最终的TSI扫描结果,如公式7所示。
- 让TSI IP实际执行扫描操作,如公式8所示。

Scan Result:
$$TSICNT = NSTEP \times \frac{Decimation^{Order}}{Cutoff}$$
 (9)

Scan Time:
$$Time = Tnstep \times Decimation \times Order$$
 (10)

根据 $\underline{\text{VIS}}$ 、 $\underline{\text{VIS}}$ 、 $\underline{\text{Cutoff}}$ 和 $\underline{\text{Cutoff}}$ 和 参数S XIN、S XCH以及 (Vp-Vm) 都会影响最终的累加扫描结果和总扫描时间。

用户必须根据不同的应用来调整触摸电极。TSI的参数可以综合调整以实现TSI的最佳性能。

例如:

- 提高(Vp-Vm)的电压可以降低低频噪声的影响,但TSI的扫描时间则会增加。增加S_XCH和S_XIN可以增大 Ci的充电电流并缩短TSI的扫描时间,但噪声也会增加。因此,当(Vp-Vm)增加时,可以降低S_XCH和 S XIN,这不仅是简单地延长扫描时间,同时还降低噪声并提高灵敏度。
- 抽取率、阶数和截止频率增加了触摸电极的扫描次数并增强了电极的抗干扰能力。同时,触摸电极的扫描时间也更长。建议将阶数设置为2,因为这样可以节省扫描时间,以获得相同的数字扫描效果。

2.5 自电容模式下的扫描时间和灵敏度提升测试

2.5.1 自电容模式下的扫描时间测试

本章展示了在X-KEI7Z-TSI-EVB上进行的一次自电容触摸电极扫描时间测试的结果。

如表12所示,根据单次扫描的测量结果,NSTEP为110,Tnstep为239 μ s,如<u>示例1</u>所示。此理论值可通过<u>公式9</u>和公式10计算得出。

表12. 通过更改抽取率、阶数和截止频率的配置进行的扫描时间测试

	TT ** n+&+		Tueten	配置			结果			
	开关时钟 (MHz)	NSTEP	Tnstep (μs)	抽取率	阶数	截止频率	NSTEP 倍数	计数器 (TSICNT) ^[1]	实际扫描 轮次	扫描时间 ^[2] (μs)
1	0.52			1	1	1	1	110	1	239
2	0.52	110	239	2	1	1	2	220	2	448
3	0.52	110	239	4	1	1	4	440	4	869
4	0.52	110	239	8	1	1	8	880	8	1709
5	0.52	110	239	16	1	1	16	1760	16	3390
6	0.52	110	239	32	1	1	32	3520	32	6750
7	0.52	110	239	1	2	1	1	110	2	449

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

表12. 通过更改抽取率、阶数和截止频率配置进行的扫描时间测试(续)

	TT ** n+&+		Tueten	配置			结果			
	开关时钟 (MHz)	NSTEP	Tnstep (μs)	抽取率	阶数	截止频率	NSTEP 倍数	计数器 (TSICNT) ^[1]	实际扫描 轮次	扫描时间 ^[2] (μs)
8	0.52	110	239	2	2	1	4	440	4	869
9	0.52	110	239	4	2	1	16	1760	8	1709
10	0.52	110	239	8	2	1	64	7040	16	3390
11	0.52	110	239	8	2	2	32	3520	16	3390

- [1] 计数器 (TSICNT) 是在调试代码时从寄存器中读取的。
- [2] 实际**扫描时间**是由LPTMR模块计算得出的。
- 其他条件: Ci, 90pF; vdd3v, 3.3V; S_XIN, 1/4; S_XCH, 1/2。
- 示例1: 将抽取率、阶数和截止频率配置为1, 最终扫描结果为110。TSI执行一次扫描操作, 扫描时间为239μs。
- <u>示例2</u>: 将抽取率更改为2,最终扫描结果变为220。TSI执行两次扫描,扫描时间为448μs,大约是之前239μs 的两倍。
- 示例10: 将阶数更改为2,最终扫描结果变为110*64 = 7040。TSI仅执行8*2 = 16次扫描,扫描时间为3390μs,通过将阶数设置为2可以节省时间。

通过对比阶数分别设置为1和2时的测试结果,结论如下:

增加TSI转换结果(TSICNT)意味着需要更长的扫描时间。当TSI执行多次扫描时,建议将阶数设置为2以减少干扰并节省触摸电极的扫描时间。然后更改抽取率和截止频率来调整TSI的转换结果。增加TSI转换结果意味着需要更长的扫描时间。

本表格中所列的扫描时间是由LPTMR模块测量得出的。即在TSI扫描开始时启动LPTMR,在TSI扫描结束时停止 LPTMR,然后读取LPTMR计数器值以估算时间消耗。LPTMR测量结果与实际TSI扫描时间之间存在着一些不可避 免的小误差和差异。

2.5.2 灵敏度提升功能启用时的灵敏度测试结果

当灵敏度提升功能启用时,NSTEP通过公式8计算,TSICNT和扫描时间的计算仍使用公式9和公式10。

灵敏度提升配置包括: S_SEN Enable、S_CTRIM和Multiplier (S_XDN/S_XCH)。

表13. 灵敏度提升配置寄存器

变量	寄存器	说明
S_SEN Enable	TSI_MODE[S_SEN]	通过将S_SEN设置为1来启用灵敏度提升功能。
S_CTRIM	TSI_MODE[S_CTRIM]	以虚拟方式移除寄生电容,范围为2.5pF到20pF。
Multiplier:	TSI_MODE[S_XDN]	灵敏度提升功能启用时的乘数因子。
s_xdn/s_xch	TSI_MODE[S_XCH]	充电/放电倍数

移除的电容为:


$$Cremoved = S_{CTRIM} \times \frac{S_{XDN}}{S_{XCH}}$$
 (11)

KE17ZDTSIUG


本文件中提供的所有信息均受法律免责声明的约束。

表14. 灵敏度提升配置的灵敏度测试

电流放大	电流放大器) ###################################	计算的灵敏度	
s_xin	s_хсн	电流放大器 (S_XIN*S_XCH)	S_SEN Enable	S_XDN	S_Ctrim (pF)	C _{removed} (pF)	计算的固有 电容Cx	(%)
1/4	1/2	1/8	关闭	1/2	2.5	0.0	16	11.6
1/4	1/2	1/8	开启	1/2	2.5	2.5	16	12.5
1/4	1/2	1/8	开启	1/2	5.0	5.0	16	15.0
1/4	1/2	1/8	开启	1/2	7.5	7.5	16	22.2
1/4	1/2	1/8	开启	1/2	10.0	10.0	16	28.2
1/4	1/2	1/8	开启	1/2	12.5	12.5	15	43.8



从灵敏度计算结果可以看出,Cremoved是灵敏度提升功能的关键配置。随着Cremoved的增加,灵敏度变得更高,即更容易识别触摸事件。因此,用户可以通过调整S_CTRIM和S_XDN,来快速调整触摸电极识别的灵敏度。图15所示为灵敏度的定义。



$$Sensitivity = \frac{TSI_Counter_Delter}{TSI_Baseline} \times 100\%$$
 (12)

灵敏度值越大,意味着由手指触摸产生的信号越强。

自电容模式下建议灵敏度为10%左右。


3 TSI互电容模式

3.1 互电容传感器

互电容模式测量连接到两个TSI通道的两个电极之间的电容。一个TSI通道用作发送(TX)通道,另一个用作接收 (RX) 通道。

对于KEI7Z的两个TSI模块,可以通过配置TSIx_MUL0[M_SEL_TX]来将TSIx[5:0]用作发送(TX)通道,通过配置TSIx_MUL0[M_SEL_RX]将TSIx[11:6]用作接收(RX)通道。TSIO和TSII的互电容触摸电极设计是相互独立的。每个TSI模块都支持6×6个触摸电极的设计。

触摸通过人体改变了电场并减少互电容。TSI IP的功能是将传感器感应到的电容变化转换为应用程序的数字代码。



传感器的结构:

• Cm: 固有互电容。通常为2-10pF。


• Cm: 触摸减少的互电容。通常为0.3 - 2pF。

• Cs: 寄生自电容。通常为10 - 50pF。

• 传感器灵敏度: △Cm/Cm。通常为1 - 20%。

3.2 互电容模式下的时钟生成

与自电容模式时钟的一个区别是,在互电容模式下必须启用**SSC才能生成开关时钟**,因为互电容模式下的TSI RX信号取决于TSI_SSC0[CHARGE_NUM]。在互电容模式下,改变SSC的充电时间会改变从TX通道耦合的RX信号并影响最终的扫描结果。



启用SSC后,互电容模式与自电容模式共享时钟生成。有关详细配置的具体信息,请参见<u>第2.3.2节</u>。 公式3用于计算启用SSC时的开关时钟。


3.3 互电容感应模式


互电容感应包括发射器和接收器。在时钟的控制下,发射器输出脉冲,这些脉冲通过互电容解耦后到达接收端。接收器使用降噪的方法放大该信号。该方法类似于自电容感应模式下的电荷转移电路,即在积分电容Ci上转换为平均电荷电流,从而形成单步电压Voi。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

每次扫描的步数被累加起来,以得出每次触发的最终计数TSICNT。





- Vpre由TSIx MUL1[M VPRE CHOOSE]选择。
- ΔV: RX接收的信号电压, 由VDD5V × Cm/(Cm + Cs)决定。
- TX驱动模式由TSIx_MUL1[M_MOD]控制, 图19中选择为-5-+5V。

如图18和图19所示,在TSI互电容模式下,有两个由开关时钟控制的阶段:


- 充电阶段: 开关ph1控制充电阶段, 当ph1导通时, 发射通道输出脉冲, 该脉冲通过互电容Cm耦合。接收器将接收到的电压脉冲 (Vpre + ΔV) 通过电阻R_s转换为充电电流I_{charge}。
- 放电阶段: 开关ph2控制放电阶段,当ph1关断然后ph2导通时,发射通道将电压从V_{DD5V}变为-V_{DD5V},因为通过将M_MOD配置为1,TX驱动模式已选择为输出-5-+5V。接收器将接收到的电压变化(Vpre-ΔV)通过电阻Rs转换为放电电流I_{discharge}。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

当集成 C_i 通过来自接收器的镜像/放大电流进行充电/放电时, C_i 上的电压 V_c 倾斜上升。当 V_c 大于预设的 V_p 时,比较器停止本轮 TS_i 扫描。通过配置数字 S_i NC滤波器(TS_i X_SINC), TS_i 可以进行多次扫描以滤除低频噪声。累加的采样结果记录为 TS_i X DATA[TS_i CNT]。

发射器有两种驱动模式。图20所示为二者之间的差异。在一个开关时钟周期内,当M_MODE = 1时,接收端的电压变化值为 ΔV 。当M_MODE = 0时,接收端的电压变化值为2 * ΔV ,Ci的充电效率也是M_MODE = 1时的两倍。建议将M_MODE设置为0,因为这样更节能。



3.3.1 互电容模式下的单次扫描

互电容模式下的数字处理过程与自电容模式相同,如图12和图13所示。每个周期内的C倾斜上升步数由数字SINC滤波器检测和累加。数字SINC滤波器输出总计数值,可从TSIx_DATA[TSICNT]中读取。

NSTEP是互电容模式下TSI单次扫描的结果,如公式13所示。

$$NSTEP = \frac{Ci\times(Vp\text{-}Vm)\times Rs}{\Delta V} \times \frac{M_PMIRRORL}{M_PMIRRORR} \times \frac{1}{t3}$$
 (13)

- Ci: 固定为90pF,为TSI模块内的集成电容。
- Vp, Vm: 可配置的双参考电压,可通过DVOLT<1:0>进行配置。
- Rs: 可配置的模拟前端参数,可通过M SEN RES<3:0>进行配置。
- M_PMIRRORL, M_PMIRRORR:可配置的电流倍增器。
- t3:可配置的SSC输出低电平周期。
- ΔV: RX接收的信号电压,由VDD5V × Cm/(Cm+Cs)所决定。
 Cm是TX和RX触摸电极之间的互电容。Cs是触摸电极的寄生电容。当手指触摸互电容电极时,Cm减小,Cs增大,ΔV减小。NSTEP的值增加,累加的采样结果TSICNT也会增加。公式14是计算扫描时间的基本公式。Tnstep是TSI单次扫描的时间消耗。
- Fsw: 互电容模式下的可配置的开关时钟频率。

$$Tnestp = \frac{Ci\times(Vp-Vm)\times Rs}{\Delta V} \times \frac{M_-PMIRRORL}{M_-PMIRRORR} \times \frac{1}{t3} \times \frac{1}{Fsw}$$
 (14)

3.3.2 互电容模式下TSI的多轮扫描

与自电容模式一样,互电容模式下的扫描轮次也由寄存器(TSI_SINC[DECIMATION]、[ORDER]和[CUTOFF])设置,范围为1至32°。扫描结果和扫描时间可以通过公式9和公式10计算。

下面是一个计算互电容模式下扫描结果和扫描时间的示例。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束

测试场景:

1. Δ V = 100 mV, Rs = 10k, Vp-Vm = 1 V, Ci = 90 pF, M_PMIRRORL = 8, M_PMIRRORR = M_NMIRROR = 2, Tsw = 1 μ s, t3 = 0.25 μ s.

使用公式13和公式14计算:

NSTEP = 144, TNSTEP = 144 μ s.

2. 抽取率 = 8, 阶数 = 2, 截止频率 = 1:

使用公式9和公式10计算:

TSICNT = $144 \times 64 = 9216$, SCANTIME = $144 \text{ us} \times 8 \times 2 = 2304 \,\mu \text{ s}$.

注: 当使用互电容模式时,应保持M_PMIRRORR和M_NMIRROR相同。

3.3.3 互电容模式下的扫描时间测试

扫描时间决定了TSI完成扫描并得到转换结果的时间。

与自电容模式配置类似,互电容模式也支持对每个通道进行多轮扫描,扫描次数由TSI_SINC [DECIMATION]、 [ORDER]和[CUTOFF]配置。

表15所示为X-KE17Z-TSI-EVB上进行的一次互电容触摸电极扫描时间测试的结果。实际**扫描时间**由LPTMR模块计算得出。在调试代码时,从寄存器中读取**计数器(TSICNT)值**。

在表15中,单次扫描的测量结果显示,NSTEP为388,Tnstep为315 μ s,如 \overline{m} 0月所示。此理论值可以通过 \overline{m} 0分式14计算得出。

表15所示为扫描时间配置的示例。单次扫描的测量结果显示, NSTEP为388, Tnstep为315μs.

通过比较<u>示例5</u>和<u>示例9</u>,可以发现当TSI扫描轮次为16时,<u>示例5</u>的扫描时间为4473 μ s,而<u>示例9</u>的扫描时间为2256 μ s。

将阶数设置为2可以节省时间,使TSI能够在相同的时间内扫描更多的触摸电极。

表15. 通过更改抽取率、阶数和截止频率的配置进行的扫描时间测试

	切换时钟		Treston	配置			结果			
	(MHz)	NSTEP	Tnstep (μ s)	抽取率	阶数	截止频率	NSTEP 倍数	计数器 (TSICNT)	实际扫 描轮次	测得的实际 LPTMR
1	1.28	388	315	1	1	1	1	388	1	315
2	1.28	388	315	2	1	1	2	780	2	596
3	1.28	388	315	4	1	1	4	1552	4	1147
4	1.28	388	315	8	1	1	8	3110	8	2257
5	1.28	388	315	16	1	1	16	6218	16	4473
6	1.28	388	315	32	1	1	32	12448	32	8918
7	1.28	388	239	1	2	1	1	387	2	593
8	1.28	388	239	2	2	1	4	1550	4	1145
9	1.28	388	239	4	2	1	16	6220	8	2256
10	1.28	388	239	8	2	1	64	24828	16	4475
11	1.28	388	239	8	2	2	32	12414	16	4463

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

3.4 互电容模式下的灵敏度提升

3.4.1 互电容模式下的灵敏度提升

互电容模式支持灵敏度提升功能。

如果互电容触摸传感器的固有灵敏度由于寄生效应而受限,可以通过设置M_SEN_BOOST < 4:0 > 来激活灵敏度提升功能。基本平均充电电流增加提升电流,从而放大信号电流。


与自电容模式不同的是,互电容模式通过改变电流来实现灵敏度的提升。可在寄存器TSI_MUL0[M_SEN_BOOST]中进行配置。电流值范围为0μΑ至62μΑ。

表16. 在互电容模式下启用灵敏度提升功能

变量	寄存器	取值	说明
灵敏度提升电流	TSIX_MUL0[M_SEN_BOOST]	0 - 62μΑ	选择灵敏度提升电流以改变灵敏度。

3.4.2 灵敏度提升功能启用时的灵敏度测试结果

从上述配置可以看出,提升电流是灵敏度提升功能的关键配置。随着提升电流的增大,灵敏度变得更高,即更容易识别触摸事件,如<u>图</u>21所示。



4 屏蔽通道

屏蔽方法用于消除环境的影响,如温度漂移、PCB板上的湿度或触控面板上的水滴。

屏蔽电极可以降低由水滴、油污、蒸汽和其他环境影响引起的误触发风险。表I为KEI7Z512系列和KEI7Z256系列的 屏蔽功能的对比。

KE17ZDTSIUG


本文件中提供的所有信息均受法律免责声明的约束。

对于KE17Z512系列,每个TSI模块都增加了屏蔽复用功能,通过TSIx_SHIELD寄存器可将任意一个或多个触摸通道配置为屏蔽通道,还提供了四个增强的屏蔽通道:CH4、CH12、CH21、CH24。当启用了24个屏蔽通道时,屏蔽驱动强度在1 MHz时提高到了960 pF,这可以增强对液体的耐受性。

对于KE17Z256系列,每个TSI模块有三个屏蔽通道,即CH4、CH12和CH21。这些屏蔽通道可以通过配置 TSIx MOD[S W SHIELD]来进行启用和选择。屏蔽通道在关闭时可用作触摸通道。

屏蔽电极仅用于自电容模式。由于自电容和互电容模式的内部结构不同,互电容模式可在不使用屏蔽通道的情况下实现。

4.1 自电容模式通过启用屏蔽通道提高液体耐受性的原理



在启用屏蔽通道的情况下,屏蔽电极和自电容感应电极之间会产生寄生互电容(C_m)。当PH1导通时, C_x 充电, C_m 清零。当PH2导通时, C_x 为 C_m 和 C_i 充电。

- 当手指触摸自电容电极时,Cx变大,Cm减小。当PH2导通时,Ci的充电电流变大,充电次数减少,因此计数值也减少。
- 当自电容感应电极上有水滴等干扰时,C_m会变大。当PH2导通时,C_m在传输过程中分担了C_x中的部分电荷,C_i的充电电流变小,充电次数增加,因此计数值也增加。

水滴会导致TSI计数增加。这与正常触摸(计数减少)的趋势相反。

4.2 KE17Z中每个TSI模块使用三个屏蔽通道的优势


3个屏蔽通道可提高液体耐受性并提高屏蔽通道的驱动能力。

在X-KEI7Z-TSI板上,向屏蔽通道添加一个47pF的负载电容。进行一系列测试:蓝线表示自电容模式下的弹簧键, 黄线表示屏蔽通道,时钟频率为1.04MHz。

测试结果显示,当负载增加且三个屏蔽通道打开时,屏蔽通道的波形仍然可以跟随自电容通道的波形。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。




4.3 互电容模式提高液体耐受性的原理

互电容模式不需要屏蔽电极。

当RX和TX之间有水滴时,驱动电极和接收电极之间会产生寄生电容。Cm增加。则收集的电荷就会增加且计数值会减少。

当手指触摸面板时,驱动电极和接收电极之间的耦合减少。 C_m 减小, $C_x = C_p + C_t$ 增大。计数值就会增大。因此,在互电容模式下,水滴不会引起误触发。



5 硬件设计指南


5.1 电极设计

5.1.1 自电容模式的电极设计

通常,电极尺寸约为5 - 15毫米。覆盖层越厚,电极尺寸应越大。为了最大化电容板上的电极面积,建议电极尺寸与人类手指的尺寸相当(通常认为10 × 10毫米是合适的尺寸)。在设计触摸电极时,应尽量避免尖角,以防止电荷在尖端积累。

KE17ZDTSIUG


本文件中提供的所有信息均受法律免责声明的约束。



5.1.2 互电容模式下的电极设计

互电容按键用于连接TSI的TX和RX通道。它通过检测RX和TX之间互感电容的变化来检测按键是否被按下。在设计 互电容按键的图案时应注意,当手指触摸按键时,RX和TX之间的电场可能受到很大程度的影响。

<u>图26</u>所示为推荐的互电容按键形状。TX的电极包裹住RX的电极,可以防止RX受到噪声的影响。指状物的数量对触摸灵敏度的影响很大。一般来说,指状物越多,抗噪能力越强,但触摸灵敏度越低。客户必须根据触摸覆盖层的厚度选择合适的指状物数量。例如,如果触摸覆盖层的厚度为3毫米,则四个指状物是最佳选择。如果触摸覆盖层的厚度为2毫米,则五个指状物是可以的。




5.2 PCB板布线

以下为电容式电极正确布线的建议。

- 宽度 走线宽度应尽可能窄。推荐5-7mil的走线。与10mil走线相比,5mil走线与平面的电容耦合度只有一半。
- 长度 应尽可能短。走线长度必须小于300mm。为了优化信号强度,应尽量缩短从TSI引脚到触摸板的走线长度。
- 间隙 为了确保信号完整性,同一层中平行走线的线路之间应至少留出10mil的间隙,并与相邻层中的线路垂直 布线。良好的设计实践是在设计允许的情况下尽可能加大间隙。在传感器的末端,间距通常小于10mil,推荐使 用瓶颈模式连接,如图27所示。图27所示为在触摸感应走线之间保持足够间隙的示例。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。




- 避免在触摸电极下布线:不要直接在任何触摸板正下方布线。避免电噪声通过电容耦合到电极上。
- 触摸电极附近不得有任何元器件。
- 最好在PCB的底层下面布线,以避免手指的影响。
- 避免信号间交叉。
- 对于互电容模式按键,使TX走线尽可能远离RX走线。

5.3 接地平面

适当的接地平面可以防止外部电磁干扰耦合到触摸感应电极上,还可以屏蔽不必要的电场。建议在触摸电极的周围和下方使用交叉网格(X-hatch)图案接地,而不是实心填充接地。这种方法可以减少寄生电容并提高触摸传感器的灵敏度。当电极之间有足够的空间时,建议使用交叉网格图案接地。这样可以提供额外的噪声屏蔽和参考。


以下是一些关于使用接地平面的建议和最佳实践方式。

- 在顶层使用交叉网格图案,接地填充率为25%,线宽7mil,间距45mil。
- 在底层使用交叉网格图案 (例如在电极区域下方) ,接地填充率为17%,线宽7mil,间距70mil。




环形间隙的大小必须等于覆盖层的厚度,但不得小于0.5毫米或大于2毫米。例如,对于覆盖层厚度为1毫米的系统, PCB板布局应有1毫米的环形间隙,而覆盖层厚3毫米的设计中应留出2毫米的环形间隙。

KE17ZDTSIUG



5.4 触摸电极的覆盖层

为了保护触摸电极,免受外部环境的干扰,覆盖材料必须紧密附着在触摸电极的表面。触摸电极与覆盖层之间不得有间隙。使用高介电常数或厚度较小的覆盖层可以提高触摸电极的灵敏度。



触摸感应电容可通过公式15计算:

$$\Delta Cs = k^* \varepsilon 0^* \frac{A}{d} \tag{15}$$

- Δ Cs 为触摸感应电容,单位为法拉 (F)
- A为手指与覆盖层之间的接触面积
- d为手指与电极之间的距离,单位为米 (m)
- k为覆盖层材质的介电常数
- ε 0为自由空间的介电常数 (8.85 × 1012 F/m)

覆盖层可以使用不同的材质,常用材质的介电常数如下:

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

表17. 常用材质的介电常数

材质	介电常数 (k)
丙烯酸 (PMMA)	2.7 - 4.5
空气	1.0
钢化玻璃	7.2 - 8.0
聚酯 (PET)	2.8 - 4.5

空气的介电常数最低,而其他常用覆盖材质的介电常数相对较高。从<u>公式15</u>可以看出,选择高介电常数的覆盖层可以提高触摸电极的灵敏度。覆盖层越厚,触摸电极的分辨率越低。

注: 当使用介电常数较高的覆盖层时,需确保触摸电极和覆盖层之间没有任何间隙。

5.5 电极的布局

以下是在PCB板或FlexPCB板上进行触摸感应电极布局的建议。

- 所有触摸电极必须尽可能靠近MCU。如果布局中的走线环路过长,会导致额外的固有电容并容易耦合噪声,因此应将触摸电极放置在越靠近芯片的位置上总是越好。
- 电极下方的元器件 建议不要在触摸感应电极区域的下方放置任何元器件,尤其是在双层板中。
- 电极应远离电源模块和射频天线等。

5.6 硬件检查清单

以下是基于本应用笔记中所提建议的检查清单。在制作电路板、薄膜、ITO和触摸感应板之前,请确保设计遵循了以下所有或大多数规则:

- 根据规格提供GND返回路径(电极键盘下方或至少围绕电极键盘周围使用GND网格)。
- TSI使能(触摸感应输入模块)引脚上无上拉电阻。
- 在需要串联电流保护的情况下,串联电阻必须小于100Ω。
- 确保没有信号与触摸感应信号并行走线。如果信号必须通过触摸感应走线,应在不同层中垂直布线。
- 确保在各组走线(模拟、数字和触摸)之间填充地线。如果可以,应在触摸感应走线之间填充地线。
- 走线应尽可能细(在PCB板或薄膜技术允许的情况下)。
- 走线距离应尽可能短(从电极到MCU的距离需小于300毫米, 最好小于50毫米)。
- 电极形状的尖角应尽可能圆润(在布局允许的情况下)。

5.7 X-KE17Z-TSI-EVB的触摸电极图案设计

X-KE17Z-TSI-EVB是一个双层参考板,支持双TSI评估。它提供了全面的触摸图案,包括互电容触摸板、自电容触 摸板、自电容弹簧触摸键、屏蔽电极、触摸滑块、二维(2D)触摸板和接近感应环(2D触摸板和3 × 5自电容触 摸板外)。以下是对几种电极图案的介绍。


5.7.1 2D触摸板

2D触摸板输入接口必须能够检测特定区域内的触摸和释放条件以及垂直和水平滑动。如<u>图31</u>所示,2D触摸板以X-Y或行-列的方式实现。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

为了实现指尖的行和列交错排列,需要两层导电材料。



这种接口的解码方式是使用两个滑条的组合。由手指滑过不同的列形成的水平滑条,以及由手指滑过不同的行形成的垂直滑条。同样,通过一次触摸的一行和一列的组合,可以检测到触摸板特定区域的触摸和释放情况。

可以通过减小菱形的尺寸来提高分辨率。然而,根据触摸板顶部覆盖层的厚度和介电常数,电极的灵敏度可能太低,就无法检测到大于背景噪声的可接受触摸信号。

5.7.2 键盘触摸板


X-KE17Z-TSI-EVB上配备了3 × 5自电容触摸板和6 × 6互电容触摸板。键盘触摸板的设计旨在评估自电容模式/互电容模式下的按键、滑条应用以及其他应用,如电子锁和触摸键盘。

对于3×5自电容触摸板,每个电极都连接到一个TSI触摸通道。各电极间彼此独立,减少了电极之间的干扰。


KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。

3×5自电容触摸板周围的网格区域是屏蔽电极和GND的公共区域。网格区域的功能通过一个0Ω电阻器进行切换。



对于6×6互电容触摸板,只需12个触摸通道即可获得36个电极。采用互电容按键设计触摸板,可以节省触摸通道并获得更多的触摸电极。但电极之间的干扰稍多一些。当按下任意按钮时,垂直和水平方向的电极都会产生电容变化。




5.7.3 弹簧键

弹簧键通过弹簧连接触摸通道和覆盖层。弹簧键使PCB板远离覆盖层,从而提高了液体耐受性。当弹簧键上有水滴时,水滴和地线之间的寄生电容C。相对较小,因此不会造成误触发。

KE17ZDTSIUG

本文件中提供的所有信息均受法律免责声明的约束。



6 参考资料

恩智浦网站上提供有以下参考文献。

- 《设计触摸感应电极》 (文档AN3863)
- 《最大256kB闪存的 Kinetis KE17Z/13Z/12Z参考手册》 (文档KE1xZP100M72SFIRM)
- 《恩智浦触摸软件开发指南》 (文档AN12709)

7 修订历史

表18总结了对本文档的修订情况。

表18. 修订历史

文档编号	发布日期	说明
		• 将一些图像更新为svg格式
KE17ZDTSIUG v.2	2024年5日7日	• 新增 <u>第1.1节 "KElxZ系列支持的TSI模块数量"</u>
KEI/ZDTSIUG V.2	2024年5月7日 	• 更新了 <u>第1.2节 "KE17Z双TSI"</u>
		• 新增 <u>第1.3节 "支持TSI 模块的KE1xZ型号"</u>
KE17ZDTSIUG v.1	2023年1月10日	• 更新了 <u>图</u> 2
		• 更新了 <u>图</u> 2
KE17ZDTSIUG v.0	2022年5月5日	首次公开发布

Legal information

Definitions

Draft — A draft status on a document indicates that the content is still under internal review and subject to formal approval, which may result in modifications or additions. NXP Semiconductors does not give any representations or warranties as to the accuracy or completeness of information included in a draft version of a document and shall have no liability for the consequences of use of such information.

Disclaimers

Limited warranty and liability — Information in this document is believed to be accurate and reliable. However, NXP Semiconductors does not give any representations or warranties, expressed or implied, as to the accuracy or completeness of such information and shall have no liability for the consequences of use of such information. NXP Semiconductors takes no responsibility for the content in this document if provided by an information source outside of NXP Semiconductors.

In no event shall NXP Semiconductors be liable for any indirect, incidental, punitive, special or consequential damages (including - without limitation - lost profits, lost savings, business interruption, costs related to the removal or replacement of any products or rework charges) whether or not such damages are based on tort (including negligence), warranty, breach of contract or any other legal theory.

Notwithstanding any damages that customer might incur for any reason whatsoever, NXP Semiconductors' aggregate and cumulative liability towards customer for the products described herein shall be limited in accordance with the Terms and conditions of commercial sale of NXP Semiconductors.

Right to make changes — NXP Semiconductors reserves the right to make changes to information published in this document, including without limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior to the publication hereof.

Suitability for use — NXP Semiconductors products are not designed, authorized or warranted to be suitable for use in life support, life-critical or safety-critical systems or equipment, nor in applications where failure or malfunction of an NXP Semiconductors product can reasonably be expected to result in personal injury, death or severe property or environmental damage. NXP Semiconductors and its suppliers accept no liability for inclusion and/or use of NXP Semiconductors products in such equipment or applications and therefore such inclusion and/or use is at the customer's own risk

Applications — Applications that are described herein for any of these products are for illustrative purposes only. NXP Semiconductors makes no representation or warranty that such applications will be suitable for the specified use without further testing or modification.

Customers are responsible for the design and operation of their applications and products using NXP Semiconductors products, and NXP Semiconductors accepts no liability for any assistance with applications or customer product design. It is customer's sole responsibility to determine whether the NXP Semiconductors product is suitable and fit for the customer's applications and products planned, as well as for the planned application and use of customer's third party customer(s). Customers should provide appropriate design and operating safeguards to minimize the risks associated with their applications and products.

NXP Semiconductors does not accept any liability related to any default, damage, costs or problem which is based on any weakness or default in the customer's applications or products, or the application or use by customer's third party customer(s). Customer is responsible for doing all necessary testing for the customer's applications and products using NXP Semiconductors products in order to avoid a default of the applications and the products or of the application or use by customer's third party customer(s). NXP does not accept any liability in this respect.

Terms and conditions of commercial sale — NXP Semiconductors products are sold subject to the general terms and conditions of commercial sale, as published at https://www.nxp.com.cn/profile/terms, unless otherwise agreed in a valid written individual agreement. In case an individual agreement is concluded only the terms and conditions of the respective agreement shall apply. NXP Semiconductors hereby expressly objects to applying the customer's general terms and conditions with regard to the purchase of NXP Semiconductors products by customer.

Export control — This document as well as the item(s) described herein may be subject to export control regulations. Export might require a prior authorization from competent authorities.

Suitability for use in non-automotive qualified products — Unless this document expressly states that this specific NXP Semiconductors product is automotive qualified, the product is not suitable for automotive use. It is neither qualified nor tested in accordance with automotive testing or application requirements. NXP Semiconductors accepts no liability for inclusion and/or use of non-automotive qualified products in automotive equipment or applications.

In the event that customer uses the product for design-in and use in automotive applications to automotive specifications and standards, customer (a) shall use the product without NXP Semiconductors' warranty of the product for such automotive applications, use and specifications, and (b) whenever customer uses the product for automotive applications beyond NXP Semiconductors' specifications such use shall be solely at customer's own risk, and (c) customer fully indemnifies NXP Semiconductors for any liability, damages or failed product claims resulting from customer design and use of the product for automotive applications beyond NXP Semiconductors' standard warranty and NXP Semiconductors' product specifications.

Translations — A non-English (translated) version of a document, including the legal information in that document, is for reference only. The English version shall prevail in case of any discrepancy between the translated and English versions.

Security — Customer understands that all NXP products may be subject to unidentified vulnerabilities or may support established security standards or specifications with known limitations. Customer is responsible for the design and operation of its applications and products throughout their lifecycles to reduce the effect of these vulnerabilities on customer's applications and products. Customer's responsibility also extends to other open and/or proprietary technologies supported by NXP products for use in customer's applications. NXP accepts no liability for any vulnerability. Customer should regularly check security updates from NXP and follow up appropriately. Customer shall select products with security features that best meet rules, regulations, and standards of the intended application and make the ultimate design decisions regarding its products and is solely responsible for compliance with all legal, regulatory, and security related requirements concerning its products, regardless of any information or support that may be provided by NXP.

NXP has a Product Security Incident Response Team (PSIRT) (reachable at PSIRT@nxp.com) that manages the investigation, reporting, and solution release to security vulnerabilities of NXP products.

 $\ensuremath{\mathsf{NXP}}\xspace\,\ensuremath{\mathsf{B.V.}}\xspace - \ensuremath{\mathsf{NXP}}\xspace\,\ensuremath{\mathsf{B.V.}}\xspace$ is not an operating company and it does not distribute or sell products.

Trademarks

Notice: All referenced brands, product names, service names, and trademarks are the property of their respective owners.

NXP — wordmark and logo are trademarks of NXP B.V.

Kinetis — is a trademark of NXP B.V.

KEI7ZDTSIUG 本文件中提供的所有信息均受法律免责声明的约束。 © 2024 NXP B.V. 版权所有。

KE17ZDTSIUG

KE17Z双触摸感应接口 (TSI) 用户指南

目录

1	介绍2
1.1	KEIxZ系列支持的TSI模块数量2
1.2	KE17Z的双TSI2
1.2.1	KEI7Z的双TSI特性2
1.2.2	KE17Z512和KE17Z256/128在TSI模块方面的差异.3
1.2.3	KEI7Z双TSI型号的特性3
1.3	支持TSI模块的KE1xZ型号4
1.3.1	支持双TSI模块的KE17Z型号4
1.3.2	支持一个TSI模块的KEIxZ型号5
1.4	KEIxZ系列的TSI模块对比7
1.5	KE17Z带双TSI的评估板13
2	TSI自电容模式的介绍14
2.1	自电容触摸传感器14
2.2	自电容感应模式14
2.2.1	基本自电容感应模式15
2.2.2	自电容感应的降噪模式16
2.2.3	自电容感应的灵敏度提升模式16
2.3	时钟的生成16
2.3.1	基本时钟生成17
2.3.2	高级时钟的生成,展频时钟17
2.4	TSI扫描时间和扫描结果的累加19
2.4.1	TSI单次扫描的过程19
2.4.2	自电容模式下的TSI多轮扫描20
2.5	自电容模式下的扫描时间和灵敏度提升测试21
2.5.1	自电容模式下的扫描时间测试21
2.5.2	灵敏度提升功能启用时的灵敏度测试结果22
3	TSI互电容模式24
3.1	互电容传感器24
3.2	互电容模式下的时钟生成25
3.3	互电容感应模式25
3.3.1	互电容模式下的单次扫描27
3.3.2	互电容模式下TSI的多轮扫描27
3.3.3	互电容模式下的扫描时间测试28
3.4	互电容模式下的灵敏度提升29
3.4.1	互电容模式下的灵敏度提升29
3.4.2	灵敏度提升功能启用时的灵敏度测试结果29
4	屏蔽通道29
4.1	自电容模式通过启用屏蔽通道提高液体耐受性的
	原理30
4.2	KEI7Z中每个TSI模块使用三个屏蔽通道的优势30
4.3	互电容模式提高液体耐受性的原理31
5	硬件设计指南31
5.1	电极设计31
5.1.1	自电容模式的电极设计31
5.1.2	互电容模式下的电极设计32

5.2	PCB板布线	32
5.3	接地平面	33
5.4	触摸电极的覆盖层	
5.5	电极的布局	35
5.6	硬件检查清单	35
5.7	X-KE17Z-TSI-EVB的触摸电极图案设计	
5.7.1	2D触摸板	35
5.7.2	键盘触摸板	36
5.7.3	弹簧键	
6	参考资料	38
7	修订历史	38
	法律声明	39

Please be aware that important notices concerning this document and the product(s) described herein, have been included in section 'Legal information'.